第一章 数制和编码
1.1 进位计数制
1.2 进位计数制的相互转换
1.2.1 多项式替代法
1.2.2 基数乘除法
1.2.3 任意两种进制之间的转换
1.2.4 直接转换法
1.2.5 数制转换时小数位数的确定
1.3 带符号数的代码表示
1.3.1 原码
1.3.2 反码
1.3.3 补码
1.3.4 十进制数的补码
1.4 带符号数的加、减运算
1.5 十进制数的常用代码
1.5.1 8421码
1.5.2 2421码
1.5.3 余3码
1.6 可靠性编码
1.6.1 格雷码
1.6.2 奇偶校验码
1.6.3 海明校验码
习题
第二章 逻辑代数基础
2.1 逻辑代数中的几个概念
2.2 逻辑代数的基本运算
2.2.1 与运算（逻辑乘）
2.2.2 或运算（逻辑加）
2.2.3 非运算（逻辑非）
2.3 逻辑代数的基本定理及规则
2.3.1 逻辑代数的基本公理
2.3.2 逻辑代数的基本定理
2.3.3 逻辑代数的基本规则
2.4 逻辑函数的性质
2.4.1 复合逻辑
2.4.2 逻辑函数的基本表达式
2.4.3 逻辑函数的标准形式
2.5 逻辑函数的化简
2.5.1 代数法化简
2.5.2 卡诺图法
2.5.3 利用无关项化简函数表达式
2.5.4 输入无反变量的函数的化简
2.5.5 多输出函数的化简
2.5.6 Qulne-McCluskey（Q-M）法
习题
第三章 组合逻辑电路的分析与设计
3.1 逻辑电路设计文档标准
3.1.1 框图
3.1.2 门的符号标准
3.1.3 信号名和有效级
3.1.4 引端的有效级
3.1.5 引端有效级的变换
3.1.6 图面布局及总线
3.1.7 时间图
3.2 组合电路分析
3.2.1 利用表达式和真值表进行电路分析
3.2.2 组合电路分析之电路性能评价及电路改进
3.3 组合电路设计的一般方法
3.3.1 根据逻辑问题的描述写出逻辑表达式
3.3.2 逻辑电路的变换
3.4 组合电路中的竞争与险象
3.4.1 竞争现象
3.4.2 险象
3.4.3 险象的判别
3.4.4 险象的消除
3.5 常用MSI组合逻辑器件及其应用
3.5.1 译码器
3.5.2 编码器
3.5.3 三态缓冲器
3.5.4 多路选择器
3.5.5 奇偶校验电路
3.5.6 比较器
3.5.7 加法器
习题
第四章 同步时序电路的分析
4.1 时序电路概述
4.1.1 时序电路的一般形式
4.1.2 时序电路的分类
4.1.3 时序电路的描述方法
4.2 双稳态元件
4.2.1 S－R锁存器
4.2.2 ／S－／R锁存器
4.2.3 带使能端的S-R锁存器
4.2.4 D锁存器
4.2.5 边沿触发D触发器
4.2.6 主从S－R触发器
4.2.7 主从J－K触发器
4.2.8 边沿触发J－K触发器
4.2.9 T触发器
4.3 同步时序电路的分析方法
4.4 计数器
4.4.1 二进制串行计数器
4.4.2 二进制同步计数器
4.4.3 用跳越的方法实现任意模数的计数器
4.4.4 强置位计数器
4.4.5 预置位计数器
4.4.6 修正式计数器
4.4.7 MSI计数器及应用
4.5 寄存器
4.5.1 并行寄存器
4.5.2 移位寄存器
4.5.3 MSI寄存器应用举例——数据串、并行的转换
4.6 节拍分配器
4.6.1 计数型节拍分配器
4.6.2 移位型节拍分配器
4.6.3 MSI节拍分配器举例
习题
第五章 同步时序电路的设计
5.1 建立原始状态表
5.2 状态化简
5.2.1 完全给定同步时序电路状态表的化简
5.2.2 不完全给定同步时序电路状态表的化简
5.3 状态分配
5.3.1 状态编码的一般问题
5.3.2 相邻状态分配法
5.4 选择触发器类型及确定激励函数和输出函数
5.4.1 选择触发器类型
5.4.2 确定激励函数和输出函数
5.5 设计举例
习题
第六章 异步时序电路的分析与设计
……
第七章 可编程逻辑器件（PLD）
第八章 数字系统设计
附录一 TTI.／SSI电路的型号
附录二 某些TTL／MSI集成电路产品
附录三 某些74LS系列器件引脚图
附录四 某些PLD、ROM、RAM器件
引脚图
参考文献
缺书网
扫码进群