第1章 VHDL基本概念
1.1 数字系统建模
1.2 建模的域和级
1.3 建模语言
1.4 VHDL建模的概念
1.5 一个VHDL设计实例
1 6 VHDL设计流程
1.7 支持VHDL研发的软件工具
习题
第2章 VHDL语言学习基础
2.1 书写规定与基本句法单元
2.1.1 书写规定
2.1.2 语句注释
2.1.3 标识符
2.1.4 保留字、类型字及专用字
2.1.5 数及表示法
2.1.6 符、串、位串
2.2 VHDL语言的目标与分类
2.3 标量数据类型
2.3.1 类型定义
2.3.2 标量类型
2.3.3 标量类型属性
2.4 表达式与运算符
2.4.1 逻辑运算符
2.4.2 关系运算符
2.4.3 算术运算符
2.4.4 并置运算符
2.5 复合数据类型
2.5.1 组
2.5.2 非限制性组
2.5.3 记录类型
2.6 寻址类型
2.7 文件类型
2.8 用户自定义类型与子类型
2.9 类型限定与转换
2.9.1 类型限定
2.9.2 类型转换
习题
第3章 顺序语句
3.1 变量赋值语句
3.2 信号赋值语句
3.3 wait语句
3.4 if语句
3.5 case语句
3.6 循环语句
3.7 exit语句
3.8 next语句
3.9 return语句
3.10 null语句
3.11 assert语句
3.12 report语句
3.13 过程调用语句
习题
第4章 VHDL的模型结构
4.1 设计实体
4.1.1 实体说明
4.1.2 构造体
4.2 构造体功能的行为描述
4.2.1 并行信号赋值语句
4.2.2 信号属性
4.2.3 进程语句
4.2.4 实体与无源进程
4.2.5 并行assert语句
4.3 构造体功能的子结构描述
4.3.1 分块结构描述
4.3.2 子程序结构描述
4.3.3 组件结构描述
4.4 配置
4.4.1 默认连接
4.4.2 配置指定
4.4.3 配置说明
4.4.4 直接例示
4.4.5 延迟连接与附加捆绑
4.5 包集合与设计库
4.5.1 包集合说明
4.5.2 包集合体
4.5.3 设计库
4.5.4 库的使用
4.5.5 Altera公司的资源库
习题
第5章 说明的可见性
5.1 实体内部说明的可见性
5.2 实体外部说明的可见性
习题
第6章 决断信号
6.1 基本决断信号
6.2 判决函数
6.3 决断端口与决断信号参数
习题
第7章 假名
7.1 数据目标的假名
7.2 非数据项的假名
习题
第8章 生成语句
8.1 迭代生成语句
8.2 条件生成语句
8.3 生成语句的配置
习题
第9章 属性和组
9.1 预定义属性
9.2 说明项目属性
9.3 用户自定义属性
9.4 组
习题
第10章 寻址类型与链接数据结构
10.1 寻址类型
10.2 链接数据结构
习题
第11章 文件与模拟测试
11.1 文件类型与文件说明
11.2 预定义包集合textio
11.3 模拟测试
习题
第12章 信号延迟的描述
12.1 δ延迟的概念
12.2 传输延迟
12.3 惯性延迟及其阈值的作用
习题
第13章 进一步了解VHDI
13.1 被保护信号和不连接
13.2 延缓进程
13.3 共享变量
习题
第14章 VHDL描述风格
14.1 行为描述
14.2 结构描述
14.3 数据流描述
14.4 混合描述
习题
第15章 应用系统设计范例
15.1 滚动汉字LED显示器
15.2 数字直流电压表
习题
附录1 有关VHDL的标准
附录2 1987版、1993版和2001版VHDL语言的差别
附录3 VHDL标准包集合文件
附录4 Ahera公司的MAX+4-PLUSⅡVHDL设计工具
缺书网
扫码进群