第0章 绪论
0.1 传统设计方法与EDA设计方法的区别
0.2 常用硬件描述语言
0.2.1 VHDL
0.2.2 VerilogHDL语言
0.3 Protel99SE
第1章 EDA工具软件QuartusⅡ6.0
1.1 安装QuartusⅡ6.0软件
1.1.1 PC机系统配置要求
1.1.2 QuartusⅡ6.0软件安装方法
1.1.3 安装license
1.2 QuartusIl6.0软件应用向导
1.2.1 QuartusⅡ6.0软件的主界面
1.2.2 建立工作库文件夹和编辑设计文件
1.2.3 创建工程
1.2.4 编译前设置
1.2.5 全程编译
1.2.6 时序仿真
1.2.7 引脚锁定设置和下载
1.2.8 配置文件下载
1.2.9 AS模式和JTAG间接模式编程配置器件
1.3 嵌入式逻辑分析仪的使用方法
1.4 原理图输入设计方法
习题
第2章 大规模可编程逻辑器件
2.1 可编程逻辑器件概述
2.1.1 可编程逻辑器件的发展进程
2.1.2 可编程逻辑器件的基本结构
2.1.3 可编辑逻辑器件的分类方法
2.1.4 PLD的电路表示法
2.2 复杂可编程逻辑器件
2.2.1 复杂可编程逻辑器件的基本结构
2.2.2 Altera公司的器件产品
2.3 现场可编程门阵列
2.3.1 FPGA器件的结构
2.3.2 FPGA器件的配置模式
2.4 CPLD和FPGA器件的编程与配置
2.4.1 CPLD和FPGA器件的下载接口
2.4.2 CPLD器件的下载接口及其连接
2.4.3 使用配置器件配置(重配置)FPGA器件
2.5 FPGA/CPLD器件的测试技术
2.5.1 内部逻辑测试
2.5.2 JTAG边界测试技术
2.6 FPGA和CPLD器件的开发应用选择
习题
第3章 VHDL基本结构
3.1 VHDL概述
3.1.1 VHDL程序设计举例
3.1.2 VHDL程序的基本结构
3.2 设计实体
3.3 结构体
3.4 VHDL结构体的子结构
3.4.1 块语句结构
3.4.2 进程语句结构
3.5 子程序结构
3.5.1 过程
3.5.2 函数
3.6 库和程序包
3.6.1 库
3.6.2 程序包
3.7 配置
习题
第4章 VHDL语言要素
4.1 VHDL数据对象
4.2 VHDL数据类型
4.3 VHDL操作符
习题
第5章 VHDL顺序语句
5.1 赋值语句
5.1.1 变量赋值语句
5.1.2 信号赋值语句
5.2 流程控制语句
5.2.1 IF语句
5.2.2 CASE语句
5.2.3 LOOP语句
5.2.4 NEXT语句
5.2.5 EXYT句
5.3 WAIT、语句
5.4 ASSERT(断言)语句
5.5 RETURN返回语句
5.6 NULL空操作语句
习题
第6章 VHDL并行语句
6.1 进程语句
6.2 块语句
6.3 并行信号赋值语句
6.3.1 简单信号赋值语句
6.3.2 条件信号赋值语句
6.3.3 选择信号赋值语句
6.4 子程序和并行过程调用语句
6.4.1 过程调用语句
6.4.2 函数调用语句
6.5 元件例化语句
6.6 生成语句
习题
第7章 组合逻辑电路模块
7.1 门电路
7.1.1 二输入与非门电路
7.1.2 二输入或非门电路
7.1.3 -"输入异或门电路
7.2 编码器、译码器、选择器电路
7.2.1 8—3线优先编码器设计
7.2.2 3-8线译码器
7.2.3 4选1数据选择器VHDL语言描述
习题
第8章 时序逻辑电路设计
8.1 触发器
8.1.1 D触发器的设计
8.1.2 T触发器的设计
8.1.3 RS触发器的设计
8.2 寄存器
8.2.1 串入一串出寄存器
8.2.2 串入一并出寄存器
8.3 计数器
8.3.1 三进制计数器
8.3.2 同步计数器
8.4 有限状态机
8.5 有限状态机的基本描述
8.6 MOORE型状态机
8.7 MEALY型状态机
8.8 MEALY和MOORE型状态机的变种
8.9 异步状态机
习题
第9章 EDA技术的综合应用
9.1 显示电路设计
9.1.1 二输入或门输出显示
9.1.2 三进制计数器的输出显示
9.1.3 二十四进制计数器的输出显示
9.2 多路彩灯控制器的设计
9.2.1 多路彩灯控制器的设计要求
……
第10章 Verilog HDL
第11章 Protel99SE使用基础
第12章 印刷电路板设计基础
附录AVHDL语言的保留字
参考文献