Verilog HDL与CPLD/FPGA项目开发教程

　　    出版说明
　　    前言
　　    第1章 CPLD，FPGA项目开发入门
　　    1.1 CPLD／FPGA开发系统概述
　　    1.1.1 PLD的发展历程及发展趋势
　　    1.1.2 CPLD／FPGA概述
　　    1.1.3 CPLD／FPGA的结构与原理
　　    1.2 CPLD／FPGA器件识别
　　    1.2.1 CPLD／FPGA产品概况
　　    1.2.2 MAX系列产品的基本功能及编程方式
　　    1.3 CCITCPLD／FPGA实验仪使用
　　    1.3.1 实验仪结构设计
　　    1.3.2 熟悉实验仪的元器件
　　    1.3.3 解析主控芯片EPMl270T144C5
　　    1.3.4 了解实验仪的外围接口及其引脚对应关系
　　    1.3.5 设计实验仪原理图
　　    1.3.6 设计Byte Blastel下载口
　　    1.4 QuartusⅡ开发环境应用
　　    1.4.1 安装QuartusIl7.2开发环境
　　    1.4.2 设计三人表决器
　　    1.5 Verilog HDL语言基础应用
　　    1.5.1 认识Verilog HDL语言基本结构
　　    1.5.2 辨别Verilog HDL语言数据类型
　　    1.5.3 识别Verilog HDL语言运算符及表达式
　　    1.6 Verilog HDL语言实例设计
　　    1.6.1 闪烁灯设计
　　    1.6.2 流水灯设计
　　    1.7 习题
　　    
　　    第2章 基于CPLD，FPGA的单元项目开发
　　    2.1 项目l设计基本逻辑门电路
　　    2.2 项目2设计译码器
　　    2.2.1 任务1设计3.8译码器
　　    2.2.2 任务2设计八段LED数码管译码电路
　　    2.3 项目3编码器和数据选择器设计
　　    2.3.1 任务l设计8-3优先编码器
　　    2.3.2 任务2设计4.1数据选择器
　　    2.4 项目4触发器设计
　　    2.4.1 任务l触发器概述
　　    2.4.2 任务2识别基本触发器
　　    2.4.3 任务3识别触发器的逻辑功能
　　    2.4.4 任务4设计时钟触发器
　　    2.4.5 任务5设计直接置位复位触发器
　　    2.4.6 任务6转换不同逻辑功能的触发器
　　    2.5 项目5全加器设计
　　    2.5.1 任务1设计一位全加器
　　    2.5.2 任务2设计串行进位加法器
　　    2.5.3 任务3设计先行进位加法器
　　    2.5.4 任务4设计加减法器
　　    2.6 项目6计数器设计
　　    2.6.1 任务1设计二进制计数器
　　    2.6.2 任务2设计七进制计数器
　　    2.6.3 任务3采用异步置数和同步清零的方法设计七进制计数器
　　    2.7 项目7乘法器设计
　　    2.7.1 任务1利用被乘数左移法设无符号乘法器
　　    2.7.2 任务2利用部分积右移法设无符号乘法器
　　    2.7.3 任务3设计带符号乘法器
　　    2.8 项目8除法器设计
　　    2.8.1 任务1利用比较法设计除法器
　　    2.8.2 任务2利用恢复余数法设计除法器
　　    2.8.3 任务3利用不恢复余数法设计除法器
　　    2.9 项目9键盘LED发光二极管应用设计
　　    2.9.1 任务1键盘LED发光二极管应用之
　　    2.9.2 任务2键盘LED发光二极管应用之二
　　    2.9.3 任务3键盘去抖动设计
　　    2.10 项目10静、动态LED发光二极管显示
　　    2.10.1 任务1静态数码管的显示设计
　　    2.10.2 任务2动态数码管显示设计
　　    2.11 项目11点阵LED显示屏及其汉字显示
　　    2.11.1 任务1点阵LED显示屏测试
　　    2.11.2 任务2汉字显示
　　    2.12 项目12蜂鸣器应用设计
　　    2.12.1 任务1发出报警声
　　    2.12.2 任务2设计简易数字电子琴
　　    2.12.3 任务3设计“梁祝”音乐片段
　　    2.13 项目13LCD液晶显示系统设计
　　    2.13.1 任务1了解液晶显示的基础知识
　　    2.13.2 任务2液晶屏滚动显示“www.ccit.is.cn”字符
　　    2.14 习题
　　    
　　    第3章 基于CPLD，FPGA的综合项目开发
　　    3.1 项目1基于VerilogHDL的数字时钟设计与实现
　　    3.1.1 任务1任务提出及设计分析
　　    3.1.2 任务2分频模块设计
　　    3.1.3 任务3校时模块设计
　　    3.1.4 任务4计时处理模块设计
　　    3.1.5 任务5报时模块设计
　　    3.1.6 任务6显示模块设计
　　    3.1.7 任务7顶层模块设计
　　    3.1.8 任务8下载调试运行
　　    3.2 项目2基于VerilogHDL的交通信号灯模拟控制设计
　　    3.2.1 任务1任务提出及设计分析
　　    3.2.2 任务2初始化模块设计
　　    3.2.3 任务3分频模块设计
　　    3.2.4 任务4控制A方向4盏灯亮火模块设计
　　    3.2.5 任务5控制B方向4盏灯亮灭模块设计
　　    3.2.6 任务6A、B方向各种灯剩余时间的显示模块设计
　　    3.2.7 任务7顶层文件设计
　　    3.2.8 任务8下载调试运行
　　    3.3 项目3UART异步串行通信设计
　　    3.3.1 任务l串行通信基础知识
　　    3.3.2 任务2串行发送模块设计
　　    3.3.3 任务3串行接收模块设计
　　    3.4 项目4基于VerilogHDL的四路数字式竞赛抢答器设计
　　    3.4.1 任务1任务提出及设计分析
　　    3.4.2 任务2信号锁存电路设计
　　    3.4.3 任务3计分电路设计
　　    3.4.4 任务4数码管显示电路设计
　　    3.4.5 任务5顶层文件设计
　　    3.4.6 任务6下载调试运行
　　    3.5 习题
　　    附录
　　    附录A Verilog HDL关键字
　　    附录B Quartusl L7.2支持的Verilog HDL数据类型和语句
　　    附录C 基于Verilog HDL的CPLD／FPGA设计常见问题解析
　　    附录D 高级语言的串行通信编程
　　    参考文献

　　    《Verilog HDL与CPLD/FPGA项目开发教程》以Altera公司的MAXII系列EPMl270T144C：5N为蓝本阐述了基于CPLD／FPGA的数字系统设计方法，重点放在工程实践能力和Verilog HDL硬件描述语言的编程开发能力方面。《Verilog HDL与CPLD/FPGA项目开发教程》按照基于工作过程的以“项目”为载体的教学模式的思路进行编写，“项目”的选取以直观、生动、有趣、实用为原则，并遵循由易到难、由简单到综合的学习规律。全书共3章，第1章主要介绍CPLD／FPGA项目开发入门，包括CPLD／FPGA开发系统概述、0uartusⅡ开发环境的使用、Verilog HDL硬件描述语言编程基础；第2章以13个单元项目为载体来介绍组合逻辑电路设计、时序逻辑电路设计和数字系统设计（如键盘、数码管、液晶、点阵屏、音乐等外围接口的驱动）；第3章以电子时钟、交通信号灯控制、串行通信、数字式竞赛抢答器4个综合项目为载体，介绍用Verilog HDL硬件描述语言进行综合项目开发的一般步骤，使读者在实践中锻炼编程、调试和创新能力，形成良好的编程风格。附录中给出了数字系统设计中的常见问题解析。
　　    《Verilog HDL与CPLD/FPGA项目开发教程》可作为高职高专电子工程、计算机、微电子、自动控制等相关专业电子设计自动化（Electronic Design Automation，EDA）课程的教材，也可作为EDA初学者或工程技术人员的参考资料。