第1章 PLD/FPGA简介 1
1.1 可编程逻辑器件简介 1
1.2 可编程逻辑器件的发展历史 2
1.3 FPGA/CPLD的基本结构 3
1.3.1 FPGA的基本结构 3
1.3.2 CPLD的基本结构 9
1.3.3 FPGA和CPLD的比较 11
1.4 FPGA/CPLD的设计流程 12
1.4.1 PLD开发软件 13
1.4.2 PLD/FPGA的分类和使用 13
1.5 小结 15
第2章 Verilog HDL介绍 16
2.1 硬件描述语言简介 16
2.1.1 Verilog HDL的特点 17
2.1.2 Verilog HDL的设计流程简介 19
2.2 Verilog模块的基本概念和结构 20
2.2.1 Verilog模块的基本概念 20
2.2.2 Verilog HDL模块的基本结构 26
2.3 数据类型及其常量及变量 28
2.4 运算符及表达式 32
2.4.1 算术运算符 32
2.4.2 关系运算符 33
2.4.3 逻辑运算符 34
2.4.4 按位逻辑运算符 35
2.4.5 条件运算符 36
2.4.6 移位运算符 37
2.4.7 拼接运算符 37
2.4.8 缩减运算符 37
2.5 条件语句和循环语句 38
2.5.1 条件语句 38
2.5.2 case 语句 40
2.5.3 while语句 41
2.5.4 for语句 42
2.6 结构说明语句 42
2.6.1 initial语句 43
2.6.2 always语句 43
2.6.3 task和function语句 44
2.7 系统函数和任务 47
2.7.1 标准输出任务 47
2.7.2 仿真控制任务 47
2.7.3 时间度量系统函数 48
2.7.4 文件管理任务 48
2.8 小结 48
第3章 Altera FPGA设计 50
3.1 Altera高密度FPGA 50
3.1.1 主流高端FPGA——Stratix系列 50
3.1.2 内嵌高速串行收发器的FPGA Stratix GX系列 59
3.2 Altera的Cyclone系列低成本FPGA 65
3.2.1 新型可编程架构 66
3.2.2 嵌入式存储资源 67
3.2.3 专用外部存储接口电路 68
3.2.4 支持的接口和协议 70
3.2.5 锁相环的实现 72
3.2.6 I/O特性 73
3.2.7 Nios II嵌入式处理器 74
3.2.8 配置方案 75
3.3 Altera的MAX II系列CPLD器件 75
3.4 Quartus II软件综述 76
3.4.1 Quartus II软件的特点及支持的器件 77
3.4.2 Quartus II软件的工具及功能简介 79
3.4.3 Quartus II软件的用户界面 81
3.5 设计输入 84
3.5.1 建立工程 84
3.5.2 建立设计 86
3.6 综合 90
3.7 布局布线 95
3.8 仿真 99
3.9 编程与配置 103
3.10 小结 106
第4章 FPGA组合逻辑设计技术 107
4.1 基于HDL的FPGA设计流程概述 107
4.2 简单的触发器设计 110
4.2.1 RS触发器设计 111
4.2.2 D触发器设计 114
4.3 74系列数字电路设计 116
4.3.1 Verilog设计实例 117
4.3.2 原理图设计实例 118
4.4 综合组合逻辑电路设计 120
4.5 一个简单的数字输入/输出组合电路设计 122
4.6 乘法器设计 124
4.6.1 使用Quartus Ⅱ中的LPM设计乘法器 124
4.6.2 使用Verilog HDL描述二进制乘法器 129
4.7 除法器设计 134
4.8 小结 138
第5章 FPGA的硬件设计技术 139
5.1 电源设计技术 139
5.2 CPLD中GCLK和OE的处理 144
5.3 锁相环的设计 145
5.3.1 锁相环工作原理 145
5.3.2 内置锁相环器件 146
5.4 IO接口的设计 148
5.5 FPGA高速PCB的设计技术 152
5.6 PLD器件下载器的设计 157
5.6.1 Altera公司ByteBlaster下载器设计 157
5.6.2 Xilinx公司下载器设计 160
5.7 FPGA配置器件设计 161
5.8 小结 168
第6章 基于Nios II的SOPC系统设计 169
6.1 SOPC简介 169
6.2 Nios II软核SOPC系统及组件 170
6.2.1 Nios II软核嵌入式处理器 174
6.2.2 Avalon 总线 175
6.2.3 外围设备 177
6.3 Nios Ⅱ软核SOPC系统开发环境 177
6.3.1 硬件开发环境 178
6.3.2 软件开发环境 179
6.4 简单SOPC硬件系统开发 180
6.4.1 基于NiosⅡ的SOPC硬件系统开发流程 181
6.4.2 使用SOPC Builder创建Nios Ⅱ系统模块 182
6.4.3 集成Nios Ⅱ系统到Quartus Ⅱ工程 185
6.4.4 Quartus Ⅱ工程编译 189
6.4.5 编程下载 192
6.5 SOPC软件开发 194
6.5.1 SOPC软件开发环境综述 195
6.5.2 HAL系统库 200
6.5.3 使用NiosⅡIDE建立用户应用程序 218
6.6 小结 228
第7章 NiosII SOPC系统设计实例 229
7.1 创建最简单的NiosII SOPC系统 229
7.1.1 NiosII处理器的设计 229
7.1.2 Hello_LED程序的编写 246
7.1.3 固件下载与软件程序下载 253
7.2 Nios II片外存储器设计 256
7.2.1 SDRAM存储器 257
7.2.2 SRAM存储器 261
7.2.3 Flash存储器 270
7.3 Nios II设计进阶 278
7.3.1 JTAG UART通信 278
7.3.2 通用I/O 285
7.3.3 Timer定时器中断 291
7.3.4 UART串行通信 296
7.4 小结 302
第8章 系统时序逻辑设计技术 303
8.1 数字电路设计中的基本概念 303
8.1.1 建立时间和保持时间 303
8.1.2 FPGA中的竞争和冒险现象 304
8.1.3 如何处理毛刺 305
8.2 清除和置位信号 306
8.3 触发器和锁存器 307
8.4 FPGA设计中的同步设计 308
8.5 FPGA设计中延时电路的产生 311
8.6 小结 314
第9章 基于FPGA的IP核设计技术 315
9.1 IP核的简介 315
9.2 在FPGA上实现软核设计 317
9.2.1 IP软核设计流程主要步骤 317
9.2.2 IP软核验证流程 317
9.3 SPI通信总线 318
9.3.1 SPI简介 319
9.3.2 SPI的工作模式 319
9.3.3 SPI的系统构成 320
9.3.4 SPI的传输模式 320
9.4 SPI IP核设计技术 322
9.4.1 SPI系统框架 322
9.4.2 设计流程 322
9.4.3 系统功能 323
9.4.4 SPI接口框架 323
9.4.5 各部分结构的具体实现 324
9.5 SPI接口功能的实现及仿真 337
9.5.1 SPI主模块 337
9.5.2 SPI从模块 341
9.5.3 单片机模块 341
9.5.4 仿真结果 341
9.6 小结 344
第10章 FPGA的数据采集系统设计 345
10.1 数据采集系统简介 345
10.1.1 数据采集系统结构 345
10.1.2 数据采集卡 347
10.2 基于PCI总线的数据采集卡 349
10.2.1 基于PCI总线的数据采集卡设计与实现 349
10.2.2 FPGA详细设计 351
10.2.3 硬件电路的设计与实现 355
10.3 小结 364
第11章 基于FPGA的硬件在回路仿真器设计 365
11.1 汽车ABS ECU开发概述 365
11.2 SOPC技术在硬件在回路仿真系统中的应用 369
11.3 硬件在回路仿真器的硬件设计与实现 370
11.3.1 总体方案的设计 370
11.3.2 硬件在回路仿真器的硬件设计 371
11.3.3 硬件在回路仿真器的SOPC设计 374
11.4 硬件在回路仿真器的软件设计与实现 383
11.4.1 硬件在回路仿真器软件流程 383
11.4.2 汽车动力学模型移植 385
11.4.3 仿真器和上位机通信的程序设计 386
11.4.4 仿真器和ECU通信程序的设计 388
11.5 硬件在回路仿真器的应用与测试 389
11.5.1 硬件在回路仿真系统构架 389
11.5.2 仿真器的应用实例 390
11.6 小结 391
附录 SPI IP核代码 393
缺书网
扫码进群