数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧

　　第1章 EDA概述
　　1.1 EDA技术及其发展
　　1.1.1 EDA技术的发展历程
　　1.1.2 EDA技术的主要内容
　　1.1.3 EDA技术的发展趋势
　　1.2 硬件描述语言
　　1.3 EDA技术的层次化设计方法与流程
　　1.3.1 EDA技术的层次化设计方法
　　1.3.2 基于EDA技术的数字逻辑系统设计流程
　　1.4 EDA技术在“数字逻辑”课程中的应用
　　1.5 EDA软件简介
　　1.6 互联网上的EDA资源
　　习题
　　第2章 可编程逻辑基础
　　2.1 可编程逻辑器件的发展历程及特点
　　2.1.1 可编程逻辑器件的发展历程
　　2.1.2 可编程逻辑器件的特点
　　2.2 可编程逻辑器件的分类
　　2.2.1 按集成度分类
　　2.2.2 按编程特性分类
　　2.2.3 按结构分类
　　2.3 简单PLD原理
　　2.3.1 PLD中阵列的表示方法
　　2.3.2 PROM
　　2.3.3 PLA器件
　　2.3.4 PAL器件
　　2.3.5 GAL器件
　　2.4 CPLD
　　2.4.1 CPLD的基本结构
　　2.4.2 Altera公司MAX系列CPLD简介
　　2.5 FPGA
　　2.5.1 FPGA的基本结构
　　2.5.2 Ahera公司FPGA系列FLEX10K器件的结构
　　2.5.3 嵌入阵列块
　　2.5.4 逻辑阵列块
　　2.5.5 逻辑单元
　　2.5.6 快速通道互连
　　2.5.7 输入输出单元
　　2.6 可编程逻辑器件的发展趋势
　　2.6.1 下一代可编程逻辑器件硬件上的四大发展趋势
　　2.6.2 下一代EDA开发软件的发展趋势
　　2.7 Ahera公司的CPLD/FPGA产品概述
　　习题
　　第3章 MAX4-plusⅡ开发工具
　　3.1 MAX+plusⅡ的主要特点
　　3.2 MAX+plusⅡ软件设计流程
　　3.2.1 设计输入
　　3.2.2 设计处理
　　3.2.3 设计校验
　　3.2.4 器件编程
　　3.2.5 联机求助
　　3.3 MAX+plusⅡ在组合电路设计中的应用
　　3.3.1 建立图形设计文件
　　3.3.2 设计项目编译
　　3.3.3 设计项目校验
　　3.3.4 引脚锁定
　　3.3.5 器件编程下载与硬件测试
　　3.4 MAX+plusⅡ在时序逻辑电路设计中的应用
　　3.4.1 设计输入
　　3.4.2 设计项目校验
　　3.4.3 引脚锁定
　　3.4.4 器件编程下载与硬件测试
　　3.5 参数可设置Altera宏功能模块的应用
　　3.5.1 基于LPM-COUNTER的数控分频器设计
　　3.5.2 基于LPM-ROM的4位乘法器设计
　　3.5.3 基于Ahera兆功能块的4位流水线加法器的设计
　　3.6 MAX+plusⅡ设计实例
　　3.7 实验
　　实验3-1原理图输入设计8位加法器
　　实验3-24-16线译码器的EDA设计
　　实验3-3计数器的EDA设计
　　实验3-4原理图输入设计M=100十进制加法计数器
　　实验3-5M序列脉冲发生器设计
　　习题
　　第4章 VHDL设计基础
　　4.1 VHDL的基本组成
　　4.1.1 实体
　　4.1.2 结构体
　　4.1.3 程序包
　　4.1.4 库
　　4.1.5 配置
　　4.2 VHDL语言的基本要素
　　4.2.1 VHDL语言的标识符
　　4.2.2 VHDL语言的客体
　　4.2.3 VHDL语言的数据类型
　　4.2.4 VHDL语言的运算操作符
　　4.3 VHDL语言的基本语句
　　4.3.1 顺序描述语句
　　4.3.2 并行语句
　　4.4 常见组合逻辑电路的VHDL设计
　　4.4.1 基本门电路设计
　　4.4.2 编码器、译码器、选择器
　　4.4.3 加法器
　　4.4.4 数值比较器
　　4.4.5 算术逻辑运算器
　　4.5 常见时序逻辑电路的VHDL设计
　　4.5.1 触发器
　　4.5.2 锁存器和寄存器
　　4.5.3 计数器
　　4.6 基于VHDL设计方法综合举例
　　4.6.1 移位相加8位乘法器的VHDL设计
　　4.6.2 序列计数器的设计
　　4.6.3 简易数字钟的设计
　　4.7 实验
　　实验4-1应用VHDL完成简单组合电路设计
　　实验4-2应用VHDL完成简单时序电路设计
　　实验4-3设计合计数使能、异步复位和计数值并行预置功能的4位加法计数器
　　实验4-4设计移位运算器
　　实验4-5循环冗余校验模块设计
　　习题
　　第5章 QuartusⅡ开发系统
　　5.1 QuartllsⅡ简介
　　5.1.1 QhlartusⅡ的特点
　　5.1.2 QuartusⅡ系统安装许可与技术支持
　　5.1.3 QuartusⅡ设计流程
　　5.2 QuartusⅡ设计入门
　　5.2.1 QuartusⅡ的启动
　　5.2.2 设计输入
　　5.2.3 编译综合
　　5.2.4 仿真测试
　　5.2.5 硬件测试
　　5.3 QuartusⅡ设计技巧
　　5.3.1 基于原理图输入的数字逻辑电路的QuartusⅡ设计
　　5.3.2 基于VHDL文本输入的数字逻辑电路的QuartusⅡ设计
　　5.3.3 基于LPM可定制宏功能模块的数字逻辑电路的QuartllsⅡ设计
　　5.3.4 基于混合输入方式的数字逻辑电路的QuartusⅡ设计
　　5.4 实验
　　实验5-1QllartusⅡ原理图输入设计法
　　实验5-2QuartusⅡ的VHDL文本输入设计法
　　实验5-38位流水加法器的EDA设计
　　实验5-4QuartusⅡ设计正弦信号发生器
　　实验5-5用EPlC6IC240c8器件设计一个4位十进制数字显示的频率计电路
　　习题
　　第6章 数字系统的EDA设计
　　6.1 数字系统的EDA层次化设计方法
　　6.1.1 设计的层次
　　6.1.2 自顶向下方法的含义
　　6.1.3 自底向上方法的含义
　　6.2 数字钟的EDA设计
　　6.2.1 设计要求
　　6.2.2 功能描述
　　6.2.3 数字钟的层次化设计方案
　　6.2.4 数字钟的顶层设计和仿真
　　6.2.5 硬件测试
　　6.3 数字式频率计的EDA设计
　　6.3.1 设计要求
　　……
　　附录AGW48EDA系统使用说明
　　附录B电子资源说明
　　参考文献

　　《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》是作者多年从事"数字逻辑"课程教学及EDA工程实践的总结，也是湖北省教育厅教学研究项目"计算机学科教育中的分级实践教学模式研究（20050343）"的研究成果之一，《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》的体系经过了多年的本科教学实践的检验，效果很好，满足教育部高等学校计算机科学与技术专业教学指导委员会于2008年10月发布的《高等学校计算机科学与技术本科专业实践教学体系与规范》。在《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》的修订过程中，中国地质大学教授、博士生导师王典洪博士，解放军理工大学理学院电子技术实验中心主任夏汉初高级工程师，武汉工业学院计算机与信息工程系"数字逻辑"课题组的全体老师均提出了许多珍贵意见，并给予了大力支持和鼓励，在此对他们的帮助表示衷心感谢。
　　全书以数字逻辑电路和系统设计为主线，结合丰富的实例，按照由浅入深的学习规律，逐步引入相关EDA技术和工具，通俗易懂，重点突出。适合作为EDA技术、数字逻辑基础设计、课程设计的教材和指导书，也可作为高年级本科生、研究生教学及电子设计工程师技术培训用书，也可供从事数字逻辑电路和系统设计的电子工程师参考。