普通高等教育“十一五”国家级规划教材·普通高等院校电子信息类系列教材：数字电路与逻辑设计

　　第1章 数字电路中的数和编码
　　1.1 十进制数的二进制编码
　　1.1.1 有权码和无权码
　　1.1.2 格雷码
　　1.1.3 二-十进制码的运算
　　1.2 用补码表示负数
　　1.2.1 补码
　　1.2.2 补码加法
　　本章小结
　　习题和思考题
　　第2章 数字逻辑基础
　　2.1 逻辑变量和逻辑函数
　　2.1.1 逻辑变量和逻辑系统
　　2.1.2 基本逻辑运算和布尔代数公理
　　2.1.3 其他常用逻辑运算
　　2.2 布尔代数的定律和规则
　　2.2.1 布尔代数的基本定律
　　2.2.2 布尔代数的常用公式
　　2.2.3 布尔代数的三个规则
　　2.3 逻辑函数的标准表达式
　　2.3.1 逻辑函数的最小项表达式
　　2.3.2 逻辑函数的最大项表达式
　　2.3.3 最小项表达式和最大项表达式的关系
　　2.3.4 非标准表达式到标准表达式的转换
　　2.3.5 任意项及其表示
　　2.4 代数法化简逻辑函数
　　2.4.1 逻辑函数化简的标准
　　2.4.2 代数化简法
　　2.5 卡诺图法化简逻辑函数
　　2.5.1 卡诺图及其构成
　　2.5.2 卡诺图化简逻辑函数的基本原理
　　2.5.3 如何将逻辑函数填入卡诺图
　　2.5.4 卡诺图化简的步骤及举例
　　2.6 硬件描述语言及逻辑仿真
　　2.6.1 硬件描述语言
　　2.6.2 逻辑仿真
　　本章小结
　　习题和思考题
　　第3章 集成逻辑门电路
　　3.1 数字集成电路的发展
　　3.2 二极管门电路
　　3.2.1 二极管与门
　　3.2.2 二极管或门电路
　　3.2.3 正逻辑和负逻辑
　　3.3 三极管反相器
　　3.3.1 三极管非门电路
　　3.3.2 三极管反相器的负载电流
　　3.4 TTL集成逻辑门电路
　　3.4.1 TTL集成与非门
　　3.4.2 TTL逻辑门的特性参数
　　3.5 其他TTL集成门电路
　　3.5.1 74系列集成电路
　　3.5.2 抗饱和TTL电路
　　3.5.3 TTL或非门电路
　　3.5.4 集电极开路门
　　3.5.5 TTL三态门
　　3.6 CMOS集成电路
　　3.6.1 CMOS反相器
　　3.6.2 其他CMOS逻辑电路
　　3.6.3 CMOS漏极开路门和三态门
　　3.6.4 CMOS传输门
　　3.6.5 CMOS集成电路的使用
　　3.7 ECL集成电路
　　3.7.1 基本ECL门的组成
　　3.7.2 ECL电路的特点
　　本章小结
　　习题和思考题
　　第4章 组合逻辑电路的分析和设计
　　4.1 组合逻辑电路的特点
　　4.2 组合逻辑电路的分析
　　4.2.1 组合逻辑电路的分析步骤
　　4.2.2 组合逻辑电路分析举例
　　4.3 组合逻辑电路的设计
　　4.3.1 组合逻辑电路的设计步骤
　　4.3.2 组合逻辑电路的实现方式
　　4.3.3 组合逻辑电路设计举例
　　4.4 中规模组合逻辑电路
　　4.4.1 加法器和减法器
　　4.4.2 编码器
　　4.4.3 译码器
　　4.4.4 数据选择器
　　4.4.5 数值比较器
　　4.4.6 奇偶校验器/发生器
　　4.4.7 中规模组合电路用于逻辑设计
　　4.5 组合逻辑电路的竞争和冒险
　　4.5.1 冒险的分类
　　4.5.2 冒险的识别和消除
　　本章小结
　　习题和思考题
　　第5章 集成触发器
　　5.1 时序逻辑电路的特点
　　5.2 触发器的基本特性及其记忆作用
　　5.3 电位型触发器
　　5.3.1 基本RS触发器
　　5.3.2 可控RS触发器
　　5.3.3 其他可控触发器
　　5.3.4 电位型触发器的局限性
　　5.3.5 电位型触发器的应用：锁存器
　　5.4 钟控型触发器
　　5.4.1 主从触发器
　　5.4.2 边沿触发器
　　5.5 触发器的逻辑符号
　　5.6 CMOS触发器
　　5.6.1 带使能端D触发器
　　5.6.2 CMOS主从D触发器
　　5.6.3 CMOS JK触发器
　　5.7 触发器的转换
　　5.8 集成触发器的时间参数
　　5.8.1 建立时间和保持时间
　　5.8.2 时钟信号的时间参数
　　5.9 钟控触发器构成的常用时序电路
　　5.9.1 寄存器
　　5.9.2 移位寄存器
　　5.9.3 计数器
　　本章小结
　　习题和思考题
　　第6章 时序逻辑电路的分析和设计
　　6.1 时序电路的分类和描述
　　6.1.1 时序电路的一般分类
　　6.1.2 同步时序电路的分类
　　6.1.3 同步时序电路的描述
　　6.2 常用同步时序电路的分析
　　6.2.1 同步时序电路分析的步骤
　　6.2.2 同步计数器的分析
　　6.2.3 移位寄存器及其应用电路的分析
　　6.3 常用时序电路的设计
　　6.3.1 基本的设计步骤
　　6.3.2 同步计数器的设计
　　6.3.3 序列信号发生器
　　6.3.4 M序列发生器
　　6.4 异步计数器
　　6.4.1 异步计数器的基本形式
　　6.4.2 异步计数器的分析
　　6.5 中规模时序集成电路
　　6.5.1 中规模集成计数器
　　6.5.2 中规模计数器的应用
　　6.5.3 中规模移位寄存器
　　6.5.4 中规模移位寄存器的应用
　　6.6 一般时序电路的分析
　　6.6.1 一般时序电路的特点
　　6.6.2 一般时序电路分析举例
　　6.7 一般时序电路的设计
　　6.7.1 设计步骤
　　6.7.2 状态表的建立
　　6.7.3 状态表的简化
　　6.7.4 状态分配
　　本章小结
　　习题和思考题
　　第7章 大规模数字集成电路
　　7.1 大规模数字集成电路概述
　　7.1.1 大规模集成电路的分类
　　7.1.2 专用集成电路的分类
　　7.1.3 可编程逻辑器件及其发展
　　7.1.4 PLD的分类
　　7.1.5 PLD的性能特点
　　7.2 存储器
　　7.2.1 随机存储器
　　7.2.2 只读存储器
　　7.2.3 ROM作为逻辑器件
　　7.2.4 存储器容量的扩展
　　7.3 可编程逻辑阵列
　　7.3.1 PLA结构的特点
　　7.3.2 用PLA设计逻辑电路
　　7.4 可编程阵列逻辑
　　7.4.1 PAL的逻辑结构
　　7.4.2 PAL芯片示例
　　7.5 通用阵列逻辑
　　7.5.1 GAL和PAL的区别
　　7.5.2 输出逻辑宏单元
　　7.5.3 GAL芯片示例
　　7.6 复杂可编程逻辑器件
　　7.6.1 CPLD器件的基本体系结构
　　7.6.2 CPLD器件结构举例
　　7.6.3 宏单元的构成
　　7.6.4 PIA和I/O控制块
　　7.6.5 CPLD产品举例
　　7.7 现场可编程门阵列
　　7.7.1 FPGA芯片的基本结构
　　7.7.2 Altera公司FPGA芯片基本结构
　　7.7.3 逻辑阵列块
　　7.7.4 逻辑单元
　　7.7.5 嵌入式RAM块
　　7.7.6 输入输出单元
　　7.7.7 FPGA芯片的编程
　　7.7.8 FPGA产品举例
　　7.8 CPLD和FPGA的比较
　　本章小结
　　习题和思考题
　　第8章 数模和模数转换
　　8.1 数模转换器
　　8.1.1 数模转换器的基本要求
　　8.1.2 数模转换器的主要参数
　　8.1.3 数模转换器的一般框图
　　8.1.4 权电阻网络数模转换器
　　8.1.5 倒T形网络数模转换器
　　8.1.6 权电流源网络数模转换器
　　8.1.7 单电流源网络数模转换器
　　8.1.8 数模转换器的选用
　　8.2 模数转换器
　　8.2.1 模数转换的一般过程
　　8.2.2 模数转换器的主要参数
　　8.2.3 逐次比较型模数转换器
　　8.2.4 双积分型模数转换器
　　8.2.5 并联比较型模数转换器
　　8.2.6 ∑-Δ模数转换器
　　8.2.7 流水线型模数转换器
　　8.2.8 模数转换器的选用
　　本章小结
　　习题和思考题
　　第9章 VHDL描述逻辑电路
　　9.1 基于硬件描述语言的设计过程
　　9.1.1 VHDL的基本特点
　　9.1.2 设计过程
　　9.1.3 Quartus II设计软件
　　9.2 VHDL描述的基本结构
　　9.2.1 实体描述
　　9.2.2 结构体描述
　　9.2.3 VHDL的3种描述
　　9.3 数据类型、运算符和表达式
　　9.3.1 枚举类型
　　9.3.2 数组类型
　　9.3.3 VHDL运算符
　　9.3.4 常量的定义
　　9.3.5 VHDL表达式
　　9.4 VHDL的库和包
　　9.4.1 VHDL库的种类和使用
　　9.4.2 程序包
　　9.4.3 库和程序包的引用
　　9.5 数据流描述
　　9.5.1 并行赋值语句
　　9.5.2 条件赋值语句
　　9.5.3 选择信号赋值语句
　　9.6 性能描述
　　9.6.1 PROCESS语句
　　9.6.2 信号和变量赋值语句
　　9.6.3 分支语句
　　9.6.4 循环语句
　　9.7 结构描述
　　9.7.1 部件声明语句
　　9.7.2 部件描述语句
　　9.8 VHDL描述组合逻辑电路
　　9.8.1 译码电路的描述
　　9.8.2 编码器的描述
　　9.9 触发器的VHDL描述
　　9.9.1 电位型触发器的VHDL描述
　　9.9.2 钟控型触发器的VHDL描述
　　9.10 时序部件的VHDL描述
　　9.10.1 计数器的VHDL描述
　　9.10.2 移位寄存器的VHDL描述
　　9.10.3 时序机的VHDL描述
　　本章小结
　　习题和思考题
　　参考文献

　　《数字电路与逻辑设计》是普通高等教育“十一五”国家级规划教材。《数字电路与逻辑设计》系统地介绍了数字电路与逻辑设计的基本概念及分析和设计方法。《数字电路与逻辑设计》的编写本着经典和现代相结合的原则，对于经典的概念、原理和方法进行准确的、深入浅出的讲解；对于现代的数字技术和设计方法，则是有针对性地选择了一些最新的设计理念和方法。《数字电路与逻辑设计》普遍采用了逻辑仿真的波形图，使得分析和设计的结果更有真实感。全书共分9章，包括数字电路中的数和编码、逻辑代数基础、集成门电路、组合逻辑电路的分析和设计、集成触发器、时序逻辑电路的分析和设计、大规模数字集成电路、数/模和模/数转换、VHDL描述逻辑电路等内容。《数字电路与逻辑设计》可作为高等院校通信、信息、电子工程、计算机、自动化等相关专业的本科教材，也可供相关专业的研究生和工程技术人员阅读参考。