第1章 电子设计自动化综述
1．1 引言
1．2 EDA技术发展历程
1．3 EDA系统构成
1．4 EDA及相关技术发展趋势
1．5 常用EDA工具
1．5．1 Altera公司的EDA工具
1．5．2 Xilinx公司的EDA工具
1．5．3 Lattice公司的EDA工具
思考题和习题
第2章 MAX+plusⅡ软件及应用
2．1 MAx+plusⅡ软件概述
2．1．1 MAX+plusⅡ简介
2．1．2 MAX+plusⅡ安装
2．2 MAx+plusⅡ使用流程
2．2．1 建立项目
2．2．2 设计处理
2．2．3 设计检验
2．2．4 器件选择与引脚锁定
2．2．5 器件编程
2．3 图形文件输入
2．3．1 原理图文件的建立
2．3．2 原理图文件的编辑
2．3．3 原理图文件的处理
2．3．4 建立默认符号
2．4 文本文件输入
2．4．1 文本文件的建立
2．4．2 文本文件的编辑
2．5 层次化设计
2．5．1 层次化设计文件输入
2．5．2 层次化设计文件管理
2．6 参数化模块库的使用
2．6．1 参数化模块库
2．6．2 参数化模块库的使用
2．6．3 参数化ROM的使用
2．7 软件使用中常见错误及其排除
2．7．1 图形输入的错误及其排除
2．7．2 文本输入的错误及其排除
思考题和习题
第3章 QuartusⅡ软件及应用
3．1 QuartusⅡ概述
3．1．1 QuartusⅡ3．0 支持的第三方工具
3．1．2 QuartusⅡ3．0 的安装
3．2 QuartusⅡ使用流程
3．2．1 设计输入
3．2．2 设计处理
3．2．3 波形仿真
3．2．4 器件编程
3．3 图形文件输入
3．3．1 图形输入
3．3．2 图表模块输入
3．4 文本文件输入
3．5 层次化设计
3．6 LPM的使用
3．6．1 LPM设计宏功能模块
3．6．2 LPM设计存储器模块
思考题和习题
第4章 硬件描述语言VHDL
4．1 VHDL概述
4．2 VHDL程序结构
4．2．1 ENTITY实体
4．2．2 ARCHTTWCTIRE结构体
4．2．3 配置、包和库
4．2．4 子程序
4．3 VHDL语法规则
4．3．1 数据对象
4．3．2 数据类型
4．3．3 属性
4．3．4 基本运算符
4．4 VHDL并行语句
4．4．1 信号赋值语句
4．4．2 PROCESS语句
4．4．3 BLOCK语句
4．4．4 COMPONENT语句
4．4．5 GENERATE语句
4．5 VHDL顺序语句
4．5．1 变量赋值语句
4．5．2 IF语句
4．5．3 CASE语句
4．5．4 LOOP语句
4．5．5 其他顺序语句
思考题和习题
第5章 VHDL应用实例
5．1 常用组合逻辑电路设计
5．1．1 编码器／译码器
5．1．2 数据选择器
5．1．3 运算器
5．1．4 总线缓冲器
5．2 常用时序逻辑电路设计
5．2．1 时钟和复位
5．2．2 触发器
5．2．3 寄存器
5．2．4 计数器
5．2．5 分频器
5．3 有限状态机设计
5．3．1 Moore型状态机
5．3．2 Mealy型状态机
5．4 存储器设计
5．4．1 随机存取存储器RAM
5．4．2 只读存储器ROM
思考题和习题
第6章 第三方EDA工具
6．1 概述
6．2 FPGACompiler
6．2．1 快捷方式的综合流程
6．2．2 约束条件的综合流程
6．2．3 综合选项及分析
6．3 Svnolifv
6．3．1 Synplify主界面
6．3．2 建立工程文件
6．3．3 添加源文件
6．3．4 编译源文件
6．3．5 设置综合约束
6．3．6 综合及其分析
思考题和习题
第7章 可编程逻辑器件综述
第8章 Altera可编程逻辑器件
第9章 数字系统设计与实现
第10章 提高电路设计效率的常用方法
第11章 CPLD/FPGA器件配置
第12章 PLD应用系统设计技术
参考文献
缺书网
扫码进群