第1章 导论
1.1 数制的简单回顾
1.1.1 八进制数和十六进制数
1.1.2 二进制加法
1.1.3 有符号数
1.1.4 二进制减法
1.1.5 二十进制码(BCD)
1.1.6 其他编码
1.2 组合系统的设计过程
1.3 无关条件
1.4 列真值表
1.5 实验室
1.6 解题实例
1.7 习题
1.8 本章测验题
第2章 开关代数与逻辑电路
2.1 开关代数的定义
2.2 开关代数的基本性质
2.3 代数函数的处理
2.4 用与门、或门和非门实现逻辑函数
2.5 从真值表到代数表达式
2.6 卡诺图初步
2.7 反函数和或与式
2.8 与非门、或非门和异或门
2.9 代数表达式的化简
2.10 代数函数的处理及与非门实现
2.11 更一般的布尔代数
2.12 解题实例
2.13 习题
2.14 本章测验题
第3章 卡诺图
3.1 用卡诺图求解最简与或表达式
3.1.1 卡诺图法1
3.1.2 卡诺图法2
3.2 无关项
卡诺图法3
3.3 或与式
3.4 最省门的电路实现
3.5 五变量和六变量的卡诺图
3.6 多输出问题
3.7 解题实例
3.8 习题
3.9 本章测验题
第4章 函数的最简化算法
4.1 单输出问题的奎恩麦克路斯基方法
4.2 单输出问题的迭代合意法
4.3 单输出问题的质蕴含项表
4.4 多输出问题的奎恩麦克路斯基方法
4.5 多输出问题的迭代合意法
4.6 多输出问题的质蕴含项表
4.7 解题实例
4.8 习题
4.9 本章测验题
第5章 较大规模的组合逻辑系统
5.1 组合逻辑电路中的延时
5.2 加法器和其他算术运算电路
5.2.1 加法器
5.2.2 减法器和加/减法器
5.2.3 比较器
5.3 译码器
5.4 编码器和优先权编码器
5.5 数据选择器
5.6 三态门
5.7 门阵列——ROM、PLA和PAL
5.7.1 用只读存储器进行设计
5.7.2 用可编程逻辑阵列进行设计
5.7.3 用可编程阵列逻辑进行设计
5.8 较大规模电路的例子
5.8.1 七段显示(第一个主要的例子)
5.8.2 差错编码系统
5.9 解题实例
5.10 习题
5.11 本章测验题
第6章 时序系统的分析
6.1 状态表和状态图
6.2 锁存器和触发器
6.3 时序系统的分析
6.4 解题实例
6.5 习题
6.6 本章测验题
第7章 时序系统的设计
7.1 触发器的设计方法
7.2 同步计数器的设计
7.3 异步计数器的设计
7.4 生成状态表和状态图
7.5 解题实例
7.6 习题
7.7 本章测验题
第8章 求解更大规模的时序问题
8.1 移位寄存器
8.2 计数器
8.3 可编程逻辑器件(PLD)
8.4 用ASM图进行设计
8.5 单次编码
8.6 硬件设计语言
8.7 更复杂的例子
8.8 解题实例
8.9 习题
8.10 本章测验题
第9章 时序电路化简
9.1 列表法进行状态化简
9.2 分割法
9.2.1 分割的性质
9.2.2 求SP分割
9.3 用分割法进行状态化简
9.4 状态分配
9.5 解题实例
9.6 习题
9.7 本章测验题
附录A 实验室实验
A.1 硬件逻辑实验室
A.2 WinBreadboardTM和MacBreadboardTM
A.3 LogicWorks4简介
A.4 AlteraMax+plusⅡ简介
A.5 一组逻辑设计实验
A.5.1 基于第2章内容的实验
A.5.2 基于第5章内容的实验
A.5.3 基于第6章内容的实验
A.5.4 基于第7章内容的实验
A.5.5 基于第8章内容的实验
A.6 在本书正文和实验中提到过的芯片的布局
附录B 部分习题答案
附录C 每章测验题答案
中、英文术语对照表
缺书网
扫码进群