第1章 EDA技术与可编程逻辑器件
1.1 EDA技术概述
1.1.1 VHDL硬件描述语言
1.1.2 EDA工具开发流程
1.1.3 EDA的发展趋势
1.2 可编程逻辑器件概述
1.2.1 基于乘积项的CPLD结构与工作原理
1.2.2 基于查找表（Look-Up-Table）的FPGA结构与工作原理
1.2.3 其他类型的FPGA、CPLD及工程选择
1.3 FPGA/CPLD测试技术
1.4 CPLD和FPGA的编程与配置
1.4.1 利用ByteBlasterII并口下载电缆进行配置
1.4.2 利用ByteBlasterMV并口下载电缆进行配置
1.4.3 利用MasterBlaster串行/USB通信电缆进行配置
1.4.4 利用BitBlaster串行下载电缆进行配置
1.4.5 利用FPGA的专用芯片进行配置
1.4.6 使用单片机配置FPGA
1.4.7 使用CPLD配置FPGA
第2章 硬件描述语言VHDL
2.1 VHDL的特点
2.2 VHDL语言程序结构
2.2.1 VHDL库
2.2.2 VHDL程序包
2.2.3 实体
2.2.4 结构体
2.2.5 配置
2.3 VHDL语言中的数据对象与数据类型
2.3.1 数据对象
2.3.2 数据类型
2.4 基本词法单元与操作符
2.4.1 VHDL语言中的词法单元包括注释、数字、字符、字符串和位串
2.4.2 VHDL语言中的操作符
2.5 VHDL基本语句
2.5.1 并行语句
2.5.2 顺序语句
2.6 VHDL语言与硬件电路的对应
2.6.1 组合逻辑电路的VHDL描述
2.6.2 时序逻辑电路的VHDL描述
2.7 有限状态机
2.7.1 一般状态机的设计
2.7.2 Moore型有限状态机的设计
2.7.3 Mealy型有限状态机的设计
2.7.4 状态编码及剩余状态处理
第3章 QuartusⅡ功能及应用
3.1 QuartusⅡ的设计流程
3.1.1 设计输入
3.1.2 综合
3.1.3 布局布线
3.1.4 时序分析
3.1.5 仿真
3.1.6 编程和配置
3.1.7 调试
3.1.8 系统级设计
3.2 原理图设计方法
3.2.1 建立QuartusⅡ工程文件
3.2.2 源文件原理图的输入
3.2.3 时序仿真
3.3 VHDL文本输入设计及引脚设置、下载和硬件测试
3.3.1 VHDL文本输入设计方法
3.3.2 引脚设置、下载和硬件测试
3.3.3 对配置器件的编程下载
3.4 顶层电路的设计
3.5 LPM参数化宏功能模块与IP的应用
3.5.1 宏模块应用实例
3.5.2 在系统存储器数据读写编辑器的应用
3.5.3 其他存储器模块的定制与应用
3.5.4 LPM嵌入式锁相环的调用
3.5.5 IP核的使用
3.6 Signal TapII嵌入式逻辑分析仪的使用
3.6.1 Signal TapII使用实例
3.6.2 SignalTapII的触发信号的编辑
3.7 多种LPM模块应用实例
第4章 基于VHDL的简单电路的设计
4.1 DAC0832接口电路
4.1.1 DAC0832 接口电路及功能
4.1.2 DAC0832接口电路的程序设计
4.2 LCD显示器的控制电路
4.2.1 MDLS系列液晶显示模块
4.2.2 显示模块驱动电路的程序设计
4.3 LED显示器的控制电路
4.3.1 LED静态显示控制电路
4.3.2 LED动态显示控制电路
4.4 分频器的设计
4.4.1 整数分频器
4.4.2 非整数分频器
4.4.3 可控分频器的设计
4.5 并行脉冲控制电路
4.6 二进制振幅键控（ASK）调制器与解调器
4.6.1 二进制振幅键控（ASK）调制器与解调器原理
4.6.2 ASK调制电路的VHDL程序
4.6.3 ASK解调电路的VHDL程序
第5章 基于VHDL的应用电路的设计
第6章 基于FPGA的综合电路的设计
缺书网
扫码进群