21世纪高等学校电子信息类规划教材：电子系统集成设计导论
目 录内容简介
第1章 电子系统集成设计概论
1.1 数字系统和VLSI设计
1.1.1 数字系统集成的形式和定位
1.1.2 数字系统集成的设计活动
1.1.3 系统集成的相关专题
1.1.4 系统集成的发展背景
1.2 ASIC/SOC设计、制造与服务
1.2.1 设计过程点评
1.2.2 VLSICMOS工艺
1.2.3 MOSIS设计投片服务
1.2.4 ASIC/SOC学术交流
1.2.5 相关课程设置
1.3 基于EDA的系统/芯片设计技术
1.3.1 计算机辅助技术（CAX）
1.3.2 EDA引发电子设计革命
1.3.3 计算机版图设计
1.3.4 计算机辅助分析
1.3.5 电子设计简化流程
1.3.6 电子设计标准化
1.3.7 电子设计特点
1.3.8 电子设计功能的分解
课程设计习题
第2章 IC版图、制造与测试
2.1 IC工艺牵动设计
2.1.1 VLSI工艺回顾
2.1.2 制造影响设计
2.2 MOS晶体管与连线
2.2.1 MOS晶体管结构
2.2.2 CMOS结构
2.2.3 连线和连接孔
2.3 线路、版图与掩模
2.3.1 IC版图对应于电子线路
2.3.2 设计制造的纽带——掩模
2.4 VLSI加工流程
2.4.1 IC制造工序
2.4.2 双阱与不同工艺
2.4.3 CMOS工艺流程
2.4.4 BiCMOS工艺
2.5 IC测试与故障
2.5.1 IC测试概述
2.5.2 故障模型与模拟
2.5.3 面向测试的设计
2.5.4 自动测试模板的生成
课程设计习题
第3章 ASIC晶体管级电路及版图设计
3.1 CMOS反相器
3.1.1 反相器静态特性
3.1.2 反相器动态特性
3.1.3 反相器功耗和速度
3.1.4 BiCMOS反相器
3.2 存储器和I/O电路
3.2.1 存储器
3.2.2 I/O电路
3.3 数模混合ASIC概略
3.3.1 模拟ASIC要素
3.3.2 模拟标准单元
3.3.3 模拟信号处理
3.4 ASIC半定制技术
3.4.1 ASIC设计形态
3.4.2 门阵列设计技术
3.4.3 基于标准单元库的设计
3.4.4 SOC平台式设计
3.5 平面规划与布局布线
3.5.1 平面规划
3.5.2 布局
3.5.3 布线
3.6 IC版图设计与电气规则
3.6.1 TannerTools设计流程举例
3.6.2 设计规则检查
3.6.3 牒蚐CMOS设计规则
3.6.4 电气规则检查
3.7 IC版图格式
3.7.1 CIF格式基本命令
3.7.2 GDSⅡ格式
3.7.3 PG格式
3.7.4 OASIS格式
课程设计习题
第4章 数字电路设计技术
4.1 CMOS门电路
4.1.1 逻辑功能函数
4.1.2 静态逻辑CMOS门
4.1.3 单级门及网络延迟
4.2 时序与时序电路
4.2.1 组合电路与时序电路
4.2.2 电路中的时序
4.2.3 电路时序分析
4.2.4 同步与异步电路
4.3 时序电路设计
4.3.1 记忆单元
4.3.2 基本整形电路
4.3.3 时序网络结构和时钟规则
4.3.4 状态机分析与设计
4.4 算术逻辑构件设计
4.4.1 引言
4.4.2 组合桶形移位器
4.4.3 加法器
4.4.4 广义加法器
4.4.5 减法器与数值比较器
4.4.6 乘法器
4.4.7 数据通路版图设计
4.5 分析、仿真与验证
4.5.1 分析
4.5.2 仿真
4.5.3 验证
4.6 设计综合与优化
4.6.1 概述
4.6.2 系统综合
4.6.3 逻辑综合
4.6.4 电路综合
4.6.5 综合中的优化约束
4.7 EDIF格式
4.7.1 EDIF标准版本与用途
4.7.2 EDIF文件结构
4.7.3 EDIF电路网表文件
4.7.4 EDIF电原理图文件及其转换
课程设计习题
第5章 可编程芯片设计开发
5.1 可编程芯片概述
5.1.1 各种FPGA简介
5.1.2 片内硬连接编程技术
5.1.3 I/O单元
5.1.4 FPGA的系列举例
5.2 一般FPGA的内部结构
5.2.1 内部结构示例
5.2.2 FPGA内部单元编程机制
5.2.3 FPGA单元间互连线编程机制
5.3 FPGA和CPLD进展述评
5.3.1 AlteraCPLD进展
5.3.2 XilinxFPGA进展
课程设计习题
第6章 VHDL系统设计语言
6.1 VHDL语言设计概述
6.1.1 简介
6.1.2 设计单元和库
6.1.3 表现手法
6.1.4 VHDL开发环境
6.2 VHDL可编译源设计单元
6.2.1 库
6.2.2 集合包
6.2.3 实体号
6.2.4 构造体
6.2.5 配置说明
6.2.6 课程设计与练习
6.3 VHDL语言基础知识
6.3.1 标量类型数据
6.3.2 复合类型数据
6.3.3 客体
6.3.4 操作符与表达式
6.3.5 预定义属性
6.3.6 课程设计与练习
6.4 时序语句与行为描述
6.4.1 进程语句及其特点
6.4.2 进程中的说明部分
6.4.3 时序语句
6.4.4 子程序
6.4.5 课程设计与练习
6.5 信号与信号赋值
6.5.1 网表结构性信号
6.5.2 进程通信信号
6.5.3 进程及端口中信号的说明
6.5.4 同步点上的模拟循环
6.5.5 进程的挂起与激活
6.5.6 信号赋值及延迟
6.5.7 信号的延迟模型
6.5.8 决断函数
6.5.9 课程设计与练习
6.6 并发行为性语句与数据流描述
6.6.1 一般并发信号赋值
6.6.2 并发条件信号赋值
6.6.3 并发选择信号赋值
6.6.4 并发过程调用
6.6.5 块语句
6.6.6 思考题
6.7 元件层次与结构描述
6.7.1 元件实例生成和层次结构
6.7.2 产生语句
6.7.3 配置
6.7.4 类属
6.7.5 VHDL综合
6.7.6 课程设计与练习
6.8 VHDL设计举例
6.8.1 例一：交通红绿灯控制器
6.8.2 例二：四选一开关
6.8.3 例三：类属应用
6.8.4 课程设计与练习
6.9 课程设计复习
6.9.1 电路设计测验一
6.9.2 电路设计测验二
6.9.3 电路设计测验三
6.9.4 课程设计与练习
第7章 VerilogHDL系统设计语言
7.1 VerilogHDL概要
7.1.1 VerilogHDL的特点
7.1.2 VerilogHDL模块
7.1.3 VerilogHDL设计简例
7.2 VerilogHDL基础知识
7.2.1 数据及类型
7.2.2 表达式中的操作符
7.3 逻辑门及延迟模型
7.3.1 内建门与开关基元
7.3.2 用户定义基元——UDP
7.3.3 线网延迟和门延迟
7.4 数据流风格描述
7.5 行为风格描述
7.5.1 构件过程、子程序与块语句
7.5.2 行为风格中的赋值语句
7.5.3 过程内语句中的时序控制
7.5.4 行为风格中的程序控制语句
7.5.5 行为风格设计举例
7.6 结构风格描述
7.6.1 结构实例生成
7.6.2 层次化设计
7.6.3 参数重置语句
7.7 编译仿真辅助技术
7.7.1 编译预处理宏命令
7.7.2 仿真交互技术——系统任务和函数
7.8 VerilogHDL调试与测试
7.8.1 标量与矢量的区别
7.8.2 时钟变量与参数映射
7.8.3 程序及测试用激励变量
7.8.4 调试用模板向量文件的读写
7.9 VerilogHDL与VHDL的对比
7.10 课程设计练习
7.10.1 仿真工具ModelSim
7.10.2 设计举例
7.11 VerilogHDL扩展与支撑技术
7.11.1 编程接口
7.11.2 基于开关基元的建模
7.11.3 综合
7.11.4 验证
第8章 ASIC/SOC系统设计技术专题
8.1 时序设计
8.1.1 同步系统的时钟错位
8.1.2 自时序异步电路
8.2 系统与电路结构设计
8.2.1 逻辑与物理结构
8.2.2 系统结构设计中的调度与分配
8.2.3 数据通路
8.2.4 寄存器转移结构
8.3 处理器并行算法与结构
8.3.1 引言
8.3.2 SIMD结构
8.3.3 MISD——流水线
8.3.4 MIMD——Systolic结构
8.4 芯片内外互连技术与信号完整性
8.4.1 高速互连及信号完整性问题
8.4.2 线电容与串扰分析
8.4.3 电阻损耗与电迁徙
8.4.4 电感与I/O设计
8.4.5 封装互连
8.5 芯片功耗与低功耗设计
8.5.1 引言
8.5.2 开关电流
8.5.3 短路电流
8.5.4 亚阈值电流和漏电流
8.6 可测性设计与可靠性分析
8.6.1 可测性设计
8.6.2 可靠性分析
8.7 ASIC/SOC设计方法学
8.7.1 设计方法学要点
8.7.2 IBM设计方法学举例
8.7.3 课程述评
8.7.4 系统设计习题
附录1 IEEE-1076-2002-VHDL标准句法汇总
附录2 IEEE-1364-2005-VerilogHDL标准句法汇总
主要参考文献
1.1 数字系统和VLSI设计
1.1.1 数字系统集成的形式和定位
1.1.2 数字系统集成的设计活动
1.1.3 系统集成的相关专题
1.1.4 系统集成的发展背景
1.2 ASIC/SOC设计、制造与服务
1.2.1 设计过程点评
1.2.2 VLSICMOS工艺
1.2.3 MOSIS设计投片服务
1.2.4 ASIC/SOC学术交流
1.2.5 相关课程设置
1.3 基于EDA的系统/芯片设计技术
1.3.1 计算机辅助技术（CAX）
1.3.2 EDA引发电子设计革命
1.3.3 计算机版图设计
1.3.4 计算机辅助分析
1.3.5 电子设计简化流程
1.3.6 电子设计标准化
1.3.7 电子设计特点
1.3.8 电子设计功能的分解
课程设计习题
第2章 IC版图、制造与测试
2.1 IC工艺牵动设计
2.1.1 VLSI工艺回顾
2.1.2 制造影响设计
2.2 MOS晶体管与连线
2.2.1 MOS晶体管结构
2.2.2 CMOS结构
2.2.3 连线和连接孔
2.3 线路、版图与掩模
2.3.1 IC版图对应于电子线路
2.3.2 设计制造的纽带——掩模
2.4 VLSI加工流程
2.4.1 IC制造工序
2.4.2 双阱与不同工艺
2.4.3 CMOS工艺流程
2.4.4 BiCMOS工艺
2.5 IC测试与故障
2.5.1 IC测试概述
2.5.2 故障模型与模拟
2.5.3 面向测试的设计
2.5.4 自动测试模板的生成
课程设计习题
第3章 ASIC晶体管级电路及版图设计
3.1 CMOS反相器
3.1.1 反相器静态特性
3.1.2 反相器动态特性
3.1.3 反相器功耗和速度
3.1.4 BiCMOS反相器
3.2 存储器和I/O电路
3.2.1 存储器
3.2.2 I/O电路
3.3 数模混合ASIC概略
3.3.1 模拟ASIC要素
3.3.2 模拟标准单元
3.3.3 模拟信号处理
3.4 ASIC半定制技术
3.4.1 ASIC设计形态
3.4.2 门阵列设计技术
3.4.3 基于标准单元库的设计
3.4.4 SOC平台式设计
3.5 平面规划与布局布线
3.5.1 平面规划
3.5.2 布局
3.5.3 布线
3.6 IC版图设计与电气规则
3.6.1 TannerTools设计流程举例
3.6.2 设计规则检查
3.6.3 牒蚐CMOS设计规则
3.6.4 电气规则检查
3.7 IC版图格式
3.7.1 CIF格式基本命令
3.7.2 GDSⅡ格式
3.7.3 PG格式
3.7.4 OASIS格式
课程设计习题
第4章 数字电路设计技术
4.1 CMOS门电路
4.1.1 逻辑功能函数
4.1.2 静态逻辑CMOS门
4.1.3 单级门及网络延迟
4.2 时序与时序电路
4.2.1 组合电路与时序电路
4.2.2 电路中的时序
4.2.3 电路时序分析
4.2.4 同步与异步电路
4.3 时序电路设计
4.3.1 记忆单元
4.3.2 基本整形电路
4.3.3 时序网络结构和时钟规则
4.3.4 状态机分析与设计
4.4 算术逻辑构件设计
4.4.1 引言
4.4.2 组合桶形移位器
4.4.3 加法器
4.4.4 广义加法器
4.4.5 减法器与数值比较器
4.4.6 乘法器
4.4.7 数据通路版图设计
4.5 分析、仿真与验证
4.5.1 分析
4.5.2 仿真
4.5.3 验证
4.6 设计综合与优化
4.6.1 概述
4.6.2 系统综合
4.6.3 逻辑综合
4.6.4 电路综合
4.6.5 综合中的优化约束
4.7 EDIF格式
4.7.1 EDIF标准版本与用途
4.7.2 EDIF文件结构
4.7.3 EDIF电路网表文件
4.7.4 EDIF电原理图文件及其转换
课程设计习题
第5章 可编程芯片设计开发
5.1 可编程芯片概述
5.1.1 各种FPGA简介
5.1.2 片内硬连接编程技术
5.1.3 I/O单元
5.1.4 FPGA的系列举例
5.2 一般FPGA的内部结构
5.2.1 内部结构示例
5.2.2 FPGA内部单元编程机制
5.2.3 FPGA单元间互连线编程机制
5.3 FPGA和CPLD进展述评
5.3.1 AlteraCPLD进展
5.3.2 XilinxFPGA进展
课程设计习题
第6章 VHDL系统设计语言
6.1 VHDL语言设计概述
6.1.1 简介
6.1.2 设计单元和库
6.1.3 表现手法
6.1.4 VHDL开发环境
6.2 VHDL可编译源设计单元
6.2.1 库
6.2.2 集合包
6.2.3 实体号
6.2.4 构造体
6.2.5 配置说明
6.2.6 课程设计与练习
6.3 VHDL语言基础知识
6.3.1 标量类型数据
6.3.2 复合类型数据
6.3.3 客体
6.3.4 操作符与表达式
6.3.5 预定义属性
6.3.6 课程设计与练习
6.4 时序语句与行为描述
6.4.1 进程语句及其特点
6.4.2 进程中的说明部分
6.4.3 时序语句
6.4.4 子程序
6.4.5 课程设计与练习
6.5 信号与信号赋值
6.5.1 网表结构性信号
6.5.2 进程通信信号
6.5.3 进程及端口中信号的说明
6.5.4 同步点上的模拟循环
6.5.5 进程的挂起与激活
6.5.6 信号赋值及延迟
6.5.7 信号的延迟模型
6.5.8 决断函数
6.5.9 课程设计与练习
6.6 并发行为性语句与数据流描述
6.6.1 一般并发信号赋值
6.6.2 并发条件信号赋值
6.6.3 并发选择信号赋值
6.6.4 并发过程调用
6.6.5 块语句
6.6.6 思考题
6.7 元件层次与结构描述
6.7.1 元件实例生成和层次结构
6.7.2 产生语句
6.7.3 配置
6.7.4 类属
6.7.5 VHDL综合
6.7.6 课程设计与练习
6.8 VHDL设计举例
6.8.1 例一：交通红绿灯控制器
6.8.2 例二：四选一开关
6.8.3 例三：类属应用
6.8.4 课程设计与练习
6.9 课程设计复习
6.9.1 电路设计测验一
6.9.2 电路设计测验二
6.9.3 电路设计测验三
6.9.4 课程设计与练习
第7章 VerilogHDL系统设计语言
7.1 VerilogHDL概要
7.1.1 VerilogHDL的特点
7.1.2 VerilogHDL模块
7.1.3 VerilogHDL设计简例
7.2 VerilogHDL基础知识
7.2.1 数据及类型
7.2.2 表达式中的操作符
7.3 逻辑门及延迟模型
7.3.1 内建门与开关基元
7.3.2 用户定义基元——UDP
7.3.3 线网延迟和门延迟
7.4 数据流风格描述
7.5 行为风格描述
7.5.1 构件过程、子程序与块语句
7.5.2 行为风格中的赋值语句
7.5.3 过程内语句中的时序控制
7.5.4 行为风格中的程序控制语句
7.5.5 行为风格设计举例
7.6 结构风格描述
7.6.1 结构实例生成
7.6.2 层次化设计
7.6.3 参数重置语句
7.7 编译仿真辅助技术
7.7.1 编译预处理宏命令
7.7.2 仿真交互技术——系统任务和函数
7.8 VerilogHDL调试与测试
7.8.1 标量与矢量的区别
7.8.2 时钟变量与参数映射
7.8.3 程序及测试用激励变量
7.8.4 调试用模板向量文件的读写
7.9 VerilogHDL与VHDL的对比
7.10 课程设计练习
7.10.1 仿真工具ModelSim
7.10.2 设计举例
7.11 VerilogHDL扩展与支撑技术
7.11.1 编程接口
7.11.2 基于开关基元的建模
7.11.3 综合
7.11.4 验证
第8章 ASIC/SOC系统设计技术专题
8.1 时序设计
8.1.1 同步系统的时钟错位
8.1.2 自时序异步电路
8.2 系统与电路结构设计
8.2.1 逻辑与物理结构
8.2.2 系统结构设计中的调度与分配
8.2.3 数据通路
8.2.4 寄存器转移结构
8.3 处理器并行算法与结构
8.3.1 引言
8.3.2 SIMD结构
8.3.3 MISD——流水线
8.3.4 MIMD——Systolic结构
8.4 芯片内外互连技术与信号完整性
8.4.1 高速互连及信号完整性问题
8.4.2 线电容与串扰分析
8.4.3 电阻损耗与电迁徙
8.4.4 电感与I/O设计
8.4.5 封装互连
8.5 芯片功耗与低功耗设计
8.5.1 引言
8.5.2 开关电流
8.5.3 短路电流
8.5.4 亚阈值电流和漏电流
8.6 可测性设计与可靠性分析
8.6.1 可测性设计
8.6.2 可靠性分析
8.7 ASIC/SOC设计方法学
8.7.1 设计方法学要点
8.7.2 IBM设计方法学举例
8.7.3 课程述评
8.7.4 系统设计习题
附录1 IEEE-1076-2002-VHDL标准句法汇总
附录2 IEEE-1364-2005-VerilogHDL标准句法汇总
主要参考文献
目 录内容简介
《21世纪高等学校电子信息类规划教材：电子系统集成设计导论》借鉴国外最新教材和相关研究成果文献资料，从电路与系统的角度深入介绍电子系统集成设计技术。《21世纪高等学校电子信息类规划教材：电子系统集成设计导论》首先对电子系统集成设计技术进展加以概述；进而介绍IC制造与测试、ASIC晶体管级电路及版图设计、数字电路设计技术和可编程芯片设计开发；接下来深入论述硬件系统设计高级语言的应用，包括VHDL和VerilogHDL的设计技术；最后讨论有关ASIC/SOC系统设计的各种技术专题。
《21世纪高等学校电子信息类规划教材：电子系统集成设计导论》涉及电子系统集成设计的相关领域，可以作为电子信息工程、通信工程、计算机科学与技术、测控技术与仪器、自动化、电路与系统等学科学习电子设计技术的高年级本科生、研究生教材和工程技术人员的自学参考书。
《21世纪高等学校电子信息类规划教材：电子系统集成设计导论》涉及电子系统集成设计的相关领域，可以作为电子信息工程、通信工程、计算机科学与技术、测控技术与仪器、自动化、电路与系统等学科学习电子设计技术的高年级本科生、研究生教材和工程技术人员的自学参考书。
比价列表
公众号、微信群
缺书网微信公众号
扫码进群实时获取购书优惠