SystemC基础教程

　　译者序
　　原书序
　　前言
　　第1章 绪论
　　1.1 什么是SystemC？
　　1.2 为何采用SystemC？
　　1.3 设计方法
　　1.4 设计能力
　　1.5 SystemC RTL
　　1.6 本书的组织结构
　　1.7 练习
　　第2章 SystemC入门
　　2.1 基础知识
　　2.2 再看一个2*4译码电路示例
　　2.3 描述层次关系
　　2.4 验证功能
　　2.5 练习
　　第3章 数据类型
　　3.1 值保持器
　　3.2 类型概述
　　3.3 位类型
　　3.4 任意位宽的位类型
　　3.5 逻辑类型
　　3.6 任意位宽的逻辑类型
　　3.7 有符号整型
　　3.8 无符号整型
　　3.9 任意精度的有符号整型
　　3.10 任意精度的无符号整型
　　3.11 解析式类型
　　3.12 用户定义的数据类型
　　3.13 推荐采用的数据类型
　　3.14 练习
　　第4章 组合逻辑建模
　　4.1 SC-MODULE
　　4.1.1 文件结构
　　4.2 示例
　　4.3 读写端口和信号
　　4.4 逻辑算符
　　4.5 算术算符
　　4.5.1 无符号算术
　　4.5.2 有符号算术
　　4.6 关系算符
　　4.7 向量与位区间
　　4.7.1 常量下标
　　4.7.2 不是常量的下标
　　4.8 if语句
　　4.9 switch语句
　　4.10 循环语句
　　4.11 方法
　　4.12 结构体类型
　　4.13 多个进程的△延迟
　　4.14 小结
　　4.15 练习
　　第5章 同步逻辑建模
　　5.1 触发器建模
　　5.2 多个进程
　　5.3 带异步预置位和清零的触发器
　　5.4 带同步预置位和清零的触发器
　　5.5 多个时钟与多相位时钟
　　5.6 锁存器建模
　　5.6.1 if语句
　　5.6.2 switch语句
　　5.6.3 避免产生锁存器
　　5.7 小结
　　5.8 练习
　　第6章 其他逻辑
　　6.1 三态驱动器
　　6.2 多个驱动器
　　6.3 无关值处理
　　6.4 层次结构
　　6.5 模块的参数化
　　6.6 变量和信号的赋值
　　6.7 练习
　　第7章 建模示例
　　7.1 可参数化的三态输出寄存器
　　7.2 存储器模型
　　7.3 有限状态机建模
　　7.3.1 Moore有限状态机
　　7.3.2 Mealy有限状态机
　　7.4 通用移位寄存器
　　7.5 计数器
　　7.5.1 模N计数器
　　7.5.2 约翰逊计数器
　　7.5.3 格雷码可逆计数器
　　7.6 约翰逊译码器
　　7.7 阶乘模型
　　7.8 练习
　　第8章 测试平台
　　8.1 编写测试平台
　　8.2 仿真控制
　　8.2.1 sc_clock
　　8.2.2 sc_trace
　　8.2.3 sc_start
　　8.2.4 sc_stop
　　8.2.5 sc_time_stamp
　　8.2.6 sc_simulation_time
　　8.2.7 sc_cycle和sc_initialize
　　8.2.8 sc_time
　　8.3 波形
　　8.3.1 任意波形
　　8.3.2 复杂的重复波形
　　8.3.3 派生时钟的生成
　　8.3.4 从文件中读取激励
　　8.3.5 反应式激励
　　8.4 监听行为
　　8.4.1 断言正确的行为
　　8.4.2 将结果转储至文本文件
　　8.5 其他示例
　　8.5.1 触发器
　　8.5.2 同步输出的多路选择器
　　8.5.3 全加器
　　8.5.4 周期级仿真
　　8.6 sc_main函数内的语句次序
　　8.7 记录聚合类型
　　8.8 练习
　　第9章 系统级建模
　　9.1 SC_THREAD型进程
　　9.2 动态敏感
　　9.3 构造函数的参数
　　9.4 其他示例
　　9.4.1 最大公因子
　　9.4.2 滤波器
　　9.5 端口、接口和信道
　　9.6 高级论题
　　9.6.1 共享数据成员
　　9.6.2 定点类型
　　9.6.3 模块
　　9.6.4 其他方法
　　9.7 仿真算法
　　9.8 练习
　　附录 A 运行时环境
　　A.1 软件安装
　　A.2 编译
　　A.3 仿真
　　A.4 调试
　　附录B SystemC RTL：可综合的子集
　　B.1 SystemC语言要素
　　B.2 C++语言要素
　　参考文献

　　J.Bhasker是Cadence Design Systems公司的资深设计师。他曾是朗讯科技贝尔实验室的杰出研究员。他撰写了多本关于硬件描述语言及综合的著作，包括畅销书“A VHDL Primer”和“A Verilog HDL Primer”。Bhasker在美国明尼苏达大学获得计算机科学博士学位，在新德里印度理工学院获得计算机技术硕士学位和电子工程学士学位。

　　本书主要介绍SystemC的硬件建模方面，即SystemC的RTL可综合子集。采用该子集编写的模型可以综合成逻辑门电路，进而进入模型的硬件实现阶段。
　　本书专门面向那些希望学习和了解SystemC的设计工程师和系统工程师。本书适合于初学者，可以作为高校的体系结构、数字设计和系统设计等课程的教材。