集成电路实现、电路设计与工艺

　　第1部分 从RTL到GDSⅡ的设计流程及综合、布局和布线算法
　　第1章 设计流程
　　第2章 逻辑综合
　　第3章 从电路到寄存器传输级的功耗分析与优化
　　第4章 等价检验
　　第5章 数字版图——布局
　　第6章 静态时序分析
　　第7章 结构化数字设计
　　第8章 布线
　　第9章 探索电子设计库所面临的挑战
　　第10章 设计收敛
　　第11章 芯片－封装协同设计工具
　　第12章 设计数据库
　　第13章 FPCA综合与物理设计
　　第2部分 模拟和混合信号设计
　　第14章 模拟和射频电路与系统的仿真
　　第15章 模拟和混合信号集成电路的建模与仿真
　　第16章 模拟集成电路和混合信号片上系统版图工具纵览
　　第3部分 物理验证
　　第17章 设计规则检查
　　第18章 提高分辨率的技术和准备掩模数据
　　第19章 纳米时代的可制造性设计
　　第20章 电源网络的设计与分析
　　第21章 数字集成电路中的噪声分析
　　第22章 版图提取
　　第23章 片上系统中的混合信号噪声耦合：建模、分析和验证
　　第4部分 工艺CAD
　　第24章 工艺仿真
　　第25章 器件建模——从物理参数到电学参数的提取
　　第26章 高精度寄生参数提取
　　专业术语中英文对照

　　    Louis Scheffer，1974年和l975年在加利福尼亚理工学院分别获得理科学士和硕士学位。1984年在斯坦福大学获得博士学位。1975-1981年就职于Hewlett Packard，从事芯片设计和CAD工具的开发。1981年，加入Valid Logic Systems，从事硬件设计，并开发了一个电路编辑器和一个IC版图、布线和验证系统。1991年，加入Cadence公司，开始从事和研究布局布线、系统的平面布局和信号完整性问题的研究。
　　    他的主要兴趣在于研究系统布局和一些深亚微米效应。写了很多技术性的文章、指南和各种会议演讲稿。作为委员会的成员，曾服务于DAC、ICCAD、ISPD、SLIP和TAU等会议。现在是TUA和ISPD的主席，同时还担任SLIP指导委员会的主席。在EDA领域有五项专利，在伯克利和斯坦福两所大学里教授电子学的CAD课程。对SETI（search for extraterrerestrial intelligence，对外星智能的探索）也同样感兴趣，服务于SETI协会所属的针对Allen天文望远镜阵列的技术咨询版，并且是SETI-2020这本书的作者之一。另外，在该领域还发表过多篇技术文章。

　　    《集成电路实现、电路设计与工艺》为“集成电路EDA技术”丛书之一，内容涵盖从标准的RTL到GDSⅡ的全部设计流程，模拟和混合信号设计，物理验证、分析与寄生参数提取，电源噪声分析，工艺仿真，DFM和工艺CAD，并详细分析逻辑综合、布局及布线过程，专门探讨功耗分析与优化方法、等价性检验、静态时序分析、结构化数字设计和设计收敛，以及适合FPGA设计的特殊方法等。
　　    《集成电路实现、电路设计与工艺》可作为从事电子科学与技术、微电子学与固体电子学以及集成电路工程的技术人员、科研人员和高等院校师生的常备参考书。