SystemVerilog验证方法学

　　专家推荐
　　译者序
　　序言
　　前言
　　本书是如何组织的
　　如何阅读本书
　　附加资料来源
　　感谢
　　第1章 导论
　　验证生产率
　　提高生产率
　　验证组件
　　基于接口的设计
　　针对验证的设计
　　使用断言的好处
　　方法学的实现
　　方法学的采纳
　　指导原则
　　基本的编码指导原则
　　术语的定义
　　第2章 验证计划
　　计划过程
　　功能验证的需求
　　验证环境的需求
　　验证计划的实现方案
　　响应检查
　　嵌入式监视器
　　断言
　　精确性
　　记分板
　　参考模型
　　离线检查
　　总结
　　第3章 断言
　　断言的指定
　　断言语言基本知识
　　DUT(被测设计)内部信号上的断言
　　外部接口上的断言
　　断言编码的指导原则
　　覆盖率属性
　　基于断言的可重用检查器
　　简单检查器
　　基于断言的验证IP
　　基于断言的IP结构
　　文档与发行内容
　　断言的鉴定
　　总结
　　第4章 测试平台的基本结构
　　测试平台的架构
　　信号层
　　指令层
　　功能层
　　场景层
　　测试层
　　仿真控制
　　消息服务
　　数据和事务
　　类属性/据成员
　　方法
　　第5章 激励与响应
　　第6章 针对覆盖率的验证
　　第7章 用于形式化验证的断言
　　第8章 系统级验证
　　第9章 处理器集成验证
　　附录A VMM标准库技术说明书
　　附录B VMM检查器库
　　附录C XVC标准库技术说明书
　　附录D 软件验证框架
　　索引
　　作者介绍

　　Janick Bergeron是为Synopsys公司工作的科学家，一本最畅销的书Writing Testbench-es：Functional Verification of HDL Models的作者，他也是验证规范仲裁主持人。他曾经在滑铁卢（Waterloo）大学获得电子工程硕士学位，在魁北克西谷提密（du Quebeca Chicoutime）大学获得工程学士学位，并在俄勒岗（Orgon）大学获得MBA学位。

　　本书借助许多用SystemVerilog编写的例子，介绍和说明一套完整的验证方法学。它涵盖了所有最新的验证技术，其中包括：验证计划制定、 TestBench架构、受约束随机激励产生、以覆盖率为主导(coverage-driven) 的验证、基于断言(assertion-based)的验证、形式化分析，以及基于一个开放、完善的方法学上的系统级验证。此外，本书也包括标准程序库、VMM 和VMM检查器，从而可帮助缩短验证开发的时间。
　　本书可作为电子工程类、自动控制类、计算机类的大学本科高年级学生及研究生教学用书，亦可供其他工程人员自学与参考。