计算机组成：结构化方法（第5版）
第1章 概述
1．1结构化计算机组成
1．1．1语言、层次和虚拟机
1．1．2现代多层次计算机
1．1．3多层次计算机的演化
1．2计算机体系结构的里程碑
1．2．1第零代——机械计算机(1642—1945)
1．2．2第一代——电子管计算机(1945—1955)
1．2．3第二代——晶体管计算机(1955—1965)
1．2．4第三代——集成电路计算机(1965一1980)
1．2．5第四代——超大规模集成电路计算机(1980一?)
1．2．6第五代——无所不在的计算机
1．3计算机家族
1．3．1技术和经济的推动
1．3．2计算机谱系
1．3．3一次性计算机
1．3．4微控制器
1．3．5游戏机
1．3．6个人计算机
1．3．7服务器
1．3．8 T作站群集
1．3．9大型机
1．4系列计算机举例
1．4．1 Pentium 4简介
1．4．2 UltraSPARC III简介
1．4．3 8051简介
1．5公制计量单位
1．6本书概览
习题
第2章 计算机系统组成
2．1 处理器
2．1．1 CPU的组成
2．1．2指令执行
2．1．3 RISC和CISC
2．1．4现代计算机设计原则
2．1．5指令级并行
2．1．6处理器级并行
2．2主存储器
2．2．1存储位
2．2．2内存编址
2．2．3字节顺序
2．2．4纠错码
2．2．5高速缓存
2．2．6内存封装及其类型
2．3辅助存储器
2．3．1层次存储结构
2．3．2磁盘
2．3．3软盘
2．3．4 IDE盘
2．3．5 SCSI盘
2．3．6 RAID盘
2．3．7只读光盘
2．3．8可刻光盘
2．3．9可擦写光盘
2．3．10 DVD
2．3．11 Blu—Ray
2．4输入／输出设备
2．4．1 总线
2．4．2终端
2．4．3 鼠标
2．4．4打印机
2．4．5通信设备
2．4．6数码相机
2．4．7字符编码
2．5小结
习题
第3章 数字逻辑层-
3．1 门和布尔代数
3．1．1 门
3．1．2布尔代数
3．1．3布尔函数的实现
3．1．4等价电路
3．2基本数字逻辑电路
3．2．1集成电路
3．2．2组合逻辑电路
3．2．3算术电路
3．2．4时钟
3．3 内存
3．3．1锁存器
3．3．2触发器
3．3．3寄存器
3．3．4内存组成
3．3．5内存芯片
3．3．6 RAM和ROM
3．4 CPU芯片和总线
3．4．1 CPU芯片
3．4．2计算机总线
3．4．3总线宽度
3．4．4总线时钟
3．4．5总线仲裁
3．4．6总线操作
3．5 CPU芯片举例
3．5．1 Pentium 4
3．5．2 UltraSPARC III
3．5．3 805l芯片
3．6总线举例
3．6．1 ISA总线
3．6．2 PCI总线
3．6．3 PCI Express
3．6．4通用串行总线
3．7接口电路
3．7．1输入／输出芯片
3．7．2地址译码
3．8小结
习题
第4章 微体系结构层
4．1微体系结构举例
4．1．1数据通路
4．1．2微指令
4．1．3微指令控制：Mic-1
4．2指令系统举例：DVM
4．2．1栈
4．2．2 UVM内存模型
4．2．3 UVM指令集
4．2．4将Java编译为UVM
4．3实现举例
4．3．1微指令和符号
4．3．2用Mic-1实现UVM
4．4微体系结构层设计
4．4．1速度与价格
4．4．2缩短指令执行路径长度
4．4．3带预取的设计：Mic-2
4．4．4流水线设计：Mic-3
4．4．5七段流水线设计：Mic-4
4．5提高性能
4．5．1 高速缓存
4．5．2分支预测
4．5．3乱序执行和寄存器重命名
4．5．4推测执行
4．6微体系结构层举例
4．6．1 Pentium 4 CPU的微体系结构
4．6．2 UltraSPARC III Cu CPU的微体系结构
4．6．3 8051 CPt7的微体系结构
4．7 Pentium、UltraSPARC和8051三种CPU的比较
4．8小结
习题
第5章指令系统层
5．1指令系统层概述
5．1．1指令系统层的性质
5．1．2存储模式
5．1．3寄存器
5．1．4指令
5．1．5 Pentium 4指令系统层概述
5．1．6 UltraSPARC III指令
系统层概述
5．1．7 8051指令系统层概述
5．2数据类型
5．2．1 数值数据类型
5．2．2 非数值数据类型
5．2．3 Pentium 4的数据类型
5．2．4 UltraSPARC III的数据类型
5．2．5 8051的数据类型
5．3指令格式
5．3．1 指令格式设计准则
5．3．2 扩展操作码
5．3．3 Pentium 4指令格式
5．3．4 UltraSPARC III指令格式
5．3．5 8051指令格式
5．4寻址
5．4．1 寻址方式
5．4．2立即寻址
5．4．3直接寻址
5．4．4寄存器寻址
5．4．5寄存器间接寻址
5．4．6变址寻址
5．4．7基址变址寻址
5．4．8栈寻址
5．4．9转移指令的寻址方式
5．4．10操作码和寻址方式的关系
5．4．11 Pentium 4的寻址方式
5．4．12 UltraSPARC III的寻址方式
5．4．13 8051的寻址方式
5．4．14寻址方式时论
5．5指令类型
5．5．1数据移动指令
5．5．2双操作数指令
5．5．3单操作数指令
5．5．4比较和条件转移指令
5．5．5过程调用指令
5．5．6循环控制指令
5．5．7输入／输出指令
5．5．8 Pentium 4指令系统
5．5．9 UltraSPARC III指令系统
5．5．10 805l指令系统
5．5．11指令集比较
5．6控制流
5．6．1顺序控制流和转移
5．6．2过程
5．6．3协同过程
5．6．4 陷阱
5．6．5 中断
5．7详细举例：汉诺塔
5．7．1 Pentium 4汇编语言实现的汉诺塔
5．7．2 UltraSPARC III汇编语言实现的汉诺塔
5．8 IA-64体系结构和Ctanium 2
5．8．1 Pentium 4的问题
5．8．2 IA-64模型：显式并行指令计算
5．8．3减少内存访问
5．8．4指令调度
5．8．5减少条件转移：判定
5．8．6推测加载
5．9小结
习题
第6章操作系统层
6．1 虚拟内存
6．1．1 内存分页
6．1．2内存分页的实现
6．1．3请求调页和工作集模型
6．1．4页置换策略
6．1．5页大小和碎片
6．1．6分段
6．1．7分段的实现
6．1．8 Pentium4中的虚拟内存
6．1．9 UltraSPARCⅢ的虚拟内存
6．1．10虚拟内存和高速缓存
6．2虚拟输，A／输出指令
6．2．1文件
6．2．2虚拟输入／输出指令的实现
6．2．3目录管理指令
6．3用于并行处理的虚拟指令
6．3．1进程创建
6．3．2竞争条件
6．3．3使用信号量的进程同步
6．4操作系统实例
6．4．1简介
6．4．2虚拟内存实例
6．4．3虚拟输入／输出举例
6．4．4进程管理实例
6．5小结
习题
第7章 汇编语言层
7．1汇编语言简介
7．1．1什么是汇编语言
7．1．2为什么使用汇编语言
7．1．3汇编语言语句的格式
7．1．4伪指令
7．2宏
7．2．1宏定义、调用和扩展
7．2．2带参数的宏
7．2．3高级特性
7．2．4汇编器中宏处理的实现
7．3汇编过程
7．3．1两趟汇编的汇编器
7．3．2第一趟扫描
7．3．3第二趟扫描
7．3．4符号表
7．4链接和加载
7．4．1链接器的功能
7．4．2目标模块的结构
7．4．3绑定时间和动态重定位
7．4．4动态链接
7．5小结
习题
第8章 并行计算机体系结构
8．1 片内并行
8．1．1指令级并行
8．1．2片内多线程
8．1．3单片多处理器
8．2协处理器
8．2．1网络处理器
8．2．2媒体处理器
8．2．3加密处理器
8．3共享内存的多处理器
8．3．1多处理器与多计算机
8．3．2内存语义
8．3．3UMA对称多处理器体系结构
8．3．4 NUMA多处理器系统
8．3．5 COMA多处理器系统
8．4消息传递的多计算机
8．4．1互连网络
8．4．2 MPP——大规模并行处理器
8．4．3集群计算
8．4．4多计算机的通信软件
8．4．5调度
8．4．6应用层的共享内存
8．4．7性能
8．5网格计算
8．6小结
习题
第9章 推荐读物和参考文献
9．1 推荐读物
9．1．1一般性和介绍性的读物
9．1．2计算机系统组成
9．1．3数字逻辑层
9．1．4微体系结构层
9．1．5指令系统层
9．1．6操作系统层
9．1．7汇编语言层
9．1．8并行计算机体系结构
9．1．9二进制数和浮点数
9．1．10汇编语言程序设计
9．2参考文献
附录A 二进制数
附录B 浮点数
附录C 汇编语言程序设计
1．1结构化计算机组成
1．1．1语言、层次和虚拟机
1．1．2现代多层次计算机
1．1．3多层次计算机的演化
1．2计算机体系结构的里程碑
1．2．1第零代——机械计算机(1642—1945)
1．2．2第一代——电子管计算机(1945—1955)
1．2．3第二代——晶体管计算机(1955—1965)
1．2．4第三代——集成电路计算机(1965一1980)
1．2．5第四代——超大规模集成电路计算机(1980一?)
1．2．6第五代——无所不在的计算机
1．3计算机家族
1．3．1技术和经济的推动
1．3．2计算机谱系
1．3．3一次性计算机
1．3．4微控制器
1．3．5游戏机
1．3．6个人计算机
1．3．7服务器
1．3．8 T作站群集
1．3．9大型机
1．4系列计算机举例
1．4．1 Pentium 4简介
1．4．2 UltraSPARC III简介
1．4．3 8051简介
1．5公制计量单位
1．6本书概览
习题
第2章 计算机系统组成
2．1 处理器
2．1．1 CPU的组成
2．1．2指令执行
2．1．3 RISC和CISC
2．1．4现代计算机设计原则
2．1．5指令级并行
2．1．6处理器级并行
2．2主存储器
2．2．1存储位
2．2．2内存编址
2．2．3字节顺序
2．2．4纠错码
2．2．5高速缓存
2．2．6内存封装及其类型
2．3辅助存储器
2．3．1层次存储结构
2．3．2磁盘
2．3．3软盘
2．3．4 IDE盘
2．3．5 SCSI盘
2．3．6 RAID盘
2．3．7只读光盘
2．3．8可刻光盘
2．3．9可擦写光盘
2．3．10 DVD
2．3．11 Blu—Ray
2．4输入／输出设备
2．4．1 总线
2．4．2终端
2．4．3 鼠标
2．4．4打印机
2．4．5通信设备
2．4．6数码相机
2．4．7字符编码
2．5小结
习题
第3章 数字逻辑层-
3．1 门和布尔代数
3．1．1 门
3．1．2布尔代数
3．1．3布尔函数的实现
3．1．4等价电路
3．2基本数字逻辑电路
3．2．1集成电路
3．2．2组合逻辑电路
3．2．3算术电路
3．2．4时钟
3．3 内存
3．3．1锁存器
3．3．2触发器
3．3．3寄存器
3．3．4内存组成
3．3．5内存芯片
3．3．6 RAM和ROM
3．4 CPU芯片和总线
3．4．1 CPU芯片
3．4．2计算机总线
3．4．3总线宽度
3．4．4总线时钟
3．4．5总线仲裁
3．4．6总线操作
3．5 CPU芯片举例
3．5．1 Pentium 4
3．5．2 UltraSPARC III
3．5．3 805l芯片
3．6总线举例
3．6．1 ISA总线
3．6．2 PCI总线
3．6．3 PCI Express
3．6．4通用串行总线
3．7接口电路
3．7．1输入／输出芯片
3．7．2地址译码
3．8小结
习题
第4章 微体系结构层
4．1微体系结构举例
4．1．1数据通路
4．1．2微指令
4．1．3微指令控制：Mic-1
4．2指令系统举例：DVM
4．2．1栈
4．2．2 UVM内存模型
4．2．3 UVM指令集
4．2．4将Java编译为UVM
4．3实现举例
4．3．1微指令和符号
4．3．2用Mic-1实现UVM
4．4微体系结构层设计
4．4．1速度与价格
4．4．2缩短指令执行路径长度
4．4．3带预取的设计：Mic-2
4．4．4流水线设计：Mic-3
4．4．5七段流水线设计：Mic-4
4．5提高性能
4．5．1 高速缓存
4．5．2分支预测
4．5．3乱序执行和寄存器重命名
4．5．4推测执行
4．6微体系结构层举例
4．6．1 Pentium 4 CPU的微体系结构
4．6．2 UltraSPARC III Cu CPU的微体系结构
4．6．3 8051 CPt7的微体系结构
4．7 Pentium、UltraSPARC和8051三种CPU的比较
4．8小结
习题
第5章指令系统层
5．1指令系统层概述
5．1．1指令系统层的性质
5．1．2存储模式
5．1．3寄存器
5．1．4指令
5．1．5 Pentium 4指令系统层概述
5．1．6 UltraSPARC III指令
系统层概述
5．1．7 8051指令系统层概述
5．2数据类型
5．2．1 数值数据类型
5．2．2 非数值数据类型
5．2．3 Pentium 4的数据类型
5．2．4 UltraSPARC III的数据类型
5．2．5 8051的数据类型
5．3指令格式
5．3．1 指令格式设计准则
5．3．2 扩展操作码
5．3．3 Pentium 4指令格式
5．3．4 UltraSPARC III指令格式
5．3．5 8051指令格式
5．4寻址
5．4．1 寻址方式
5．4．2立即寻址
5．4．3直接寻址
5．4．4寄存器寻址
5．4．5寄存器间接寻址
5．4．6变址寻址
5．4．7基址变址寻址
5．4．8栈寻址
5．4．9转移指令的寻址方式
5．4．10操作码和寻址方式的关系
5．4．11 Pentium 4的寻址方式
5．4．12 UltraSPARC III的寻址方式
5．4．13 8051的寻址方式
5．4．14寻址方式时论
5．5指令类型
5．5．1数据移动指令
5．5．2双操作数指令
5．5．3单操作数指令
5．5．4比较和条件转移指令
5．5．5过程调用指令
5．5．6循环控制指令
5．5．7输入／输出指令
5．5．8 Pentium 4指令系统
5．5．9 UltraSPARC III指令系统
5．5．10 805l指令系统
5．5．11指令集比较
5．6控制流
5．6．1顺序控制流和转移
5．6．2过程
5．6．3协同过程
5．6．4 陷阱
5．6．5 中断
5．7详细举例：汉诺塔
5．7．1 Pentium 4汇编语言实现的汉诺塔
5．7．2 UltraSPARC III汇编语言实现的汉诺塔
5．8 IA-64体系结构和Ctanium 2
5．8．1 Pentium 4的问题
5．8．2 IA-64模型：显式并行指令计算
5．8．3减少内存访问
5．8．4指令调度
5．8．5减少条件转移：判定
5．8．6推测加载
5．9小结
习题
第6章操作系统层
6．1 虚拟内存
6．1．1 内存分页
6．1．2内存分页的实现
6．1．3请求调页和工作集模型
6．1．4页置换策略
6．1．5页大小和碎片
6．1．6分段
6．1．7分段的实现
6．1．8 Pentium4中的虚拟内存
6．1．9 UltraSPARCⅢ的虚拟内存
6．1．10虚拟内存和高速缓存
6．2虚拟输，A／输出指令
6．2．1文件
6．2．2虚拟输入／输出指令的实现
6．2．3目录管理指令
6．3用于并行处理的虚拟指令
6．3．1进程创建
6．3．2竞争条件
6．3．3使用信号量的进程同步
6．4操作系统实例
6．4．1简介
6．4．2虚拟内存实例
6．4．3虚拟输入／输出举例
6．4．4进程管理实例
6．5小结
习题
第7章 汇编语言层
7．1汇编语言简介
7．1．1什么是汇编语言
7．1．2为什么使用汇编语言
7．1．3汇编语言语句的格式
7．1．4伪指令
7．2宏
7．2．1宏定义、调用和扩展
7．2．2带参数的宏
7．2．3高级特性
7．2．4汇编器中宏处理的实现
7．3汇编过程
7．3．1两趟汇编的汇编器
7．3．2第一趟扫描
7．3．3第二趟扫描
7．3．4符号表
7．4链接和加载
7．4．1链接器的功能
7．4．2目标模块的结构
7．4．3绑定时间和动态重定位
7．4．4动态链接
7．5小结
习题
第8章 并行计算机体系结构
8．1 片内并行
8．1．1指令级并行
8．1．2片内多线程
8．1．3单片多处理器
8．2协处理器
8．2．1网络处理器
8．2．2媒体处理器
8．2．3加密处理器
8．3共享内存的多处理器
8．3．1多处理器与多计算机
8．3．2内存语义
8．3．3UMA对称多处理器体系结构
8．3．4 NUMA多处理器系统
8．3．5 COMA多处理器系统
8．4消息传递的多计算机
8．4．1互连网络
8．4．2 MPP——大规模并行处理器
8．4．3集群计算
8．4．4多计算机的通信软件
8．4．5调度
8．4．6应用层的共享内存
8．4．7性能
8．5网格计算
8．6小结
习题
第9章 推荐读物和参考文献
9．1 推荐读物
9．1．1一般性和介绍性的读物
9．1．2计算机系统组成
9．1．3数字逻辑层
9．1．4微体系结构层
9．1．5指令系统层
9．1．6操作系统层
9．1．7汇编语言层
9．1．8并行计算机体系结构
9．1．9二进制数和浮点数
9．1．10汇编语言程序设计
9．2参考文献
附录A 二进制数
附录B 浮点数
附录C 汇编语言程序设计
Andrew S. Tanenbaum，国际知名的计算机科学家，荷兰皇家艺术和科学院院士，荷兰阿姆斯特丹自由大学计算机科学系教授。他讲授计算机组成、操作系统和计算机组成、操作系统和计算机网络等课程30多年，学生数以千计。Tanenbaum教授编著了15本畅销书（包括《计算机网络》、《现代操作系统》等经典教材），并因此获得ACM及其他学术组织颁发的多项荣誉。他是ACM和IEEE两会会士。
本书采用结构化方法来介绍计算机系统，书的内容完全建立在“计算机是由层次结构组成的，每层完成规定的功能”这一概念之上。作者对本版进行了彻底的更新，以反映当今最重要的计算机技术以及计算机组成和体系结构方面的最新进展。书中详细讨论了数字逻辑层、微体系结构层、指令系统层、操作系统层和汇编语言层，并涵盖了并行体系结构的内容，而且每一章结尾都配有丰富的习题。
本书适合作为计算机专业本科生计算机组成与结构课程的教材或参考书，也可供相关领域技术人员参考。
本书适合作为计算机专业本科生计算机组成与结构课程的教材或参考书，也可供相关领域技术人员参考。
比价列表
公众号、微信群
缺书网微信公众号
扫码进群实时获取购书优惠