全国高职高专院校规划教材·精品与示范系列：FPGA/CPLD应用技术（Verilog语言版）

　　第1章 认识数字系统设计开发环境
　　教学导航
　　任务1 基于原理图实现的基本门电路设计
　　1.1 Quartus Ⅱ集成开发环境
　　1.1.1 认识Quartus Ⅱ集成开发环境
　　1.1.2 Quartus Ⅱ集成开发环境的设计流程
　　1.1.3 常用可编程逻辑器件开发环境
　　任务2 基于原理图实现的2选1数据选择器设计
　　1.2 可编程逻辑器件
　　1.2.1 什么是可编程逻辑器件
　　1.2.2 简单可编程逻辑器件
　　1.2.3 高密度可编程逻辑器件
　　1.2.4 可编程逻辑器件主要厂商
　　1.3 EDA技术
　　1.3.1 电子系统设计方法
　　1.3.2 FPGA/CPLD进行电路设计的一般流程
　　知识梳理与总结
　　习题1
　　第2章 Verilog设计基础
　　教学导航
　　任务3 基于HDL实现的基本门电路设计
　　2.1 什么是HDL
　　2.1.1 HDL及其特点
　　2.1.2 Verilog电路模块的一般结构
　　2.1.3 基于Verilog的系统设计流程
　　任务4 基于HDL实现的2选1数据选择器设计
　　2.2 数据类型及常量变量
　　2.2.1 标识符
　　2.2.2 常量
　　2.2.3 变量及其数据类型
　　2.3 连续赋值语句及“?：”语句
　　2.3.1 持续赋值语句
　　2.3.2 “？：”语句
　　2.4 运算符及表达式
　　2.4.1 运算符
　　2.4.2 表达式
　　任务5 2位二进制数据比较器的设计
　　2.5 条件语句
　　2.5.1 if条件语句
　　2.5.2 case条件语句
　　2.6 循环语句
　　2.6.1 for语句
　　2.6.2 repeat语句
　　2.6.3 while语句
　　2.6.4 forever语句
　　任务6 4选1数据选择器的设计
　　2.7 VerilogHDL的模块调用
　　知识梳理与总结
　　习题2
　　第3章 组合逻辑电路设计
　　教学导航
　　任务7 三人表决器设计
　　3.1 组合逻辑电路设计基础
　　3.1.1 组合逻辑电路的定义和基本特征
　　3.1.2 标准CMOS组合逻辑电路结构
　　3.1.3 典型组合逻辑电路设计方法
　　3.2 理解Verilog的并行语句
　　任务8 一位加法器的设计
　　3.3 运算部件及其设计方法
　　3.3.1 加法器
　　3.3.2 乘法器与除法器
　　任务9 3-8译码器的设计
　　3.4 Verilog语言的过程及用法
　　3.4.1 过程块和过程语句
　　3.4.2 常用的过程语句用法
　　3.4.2 过程中的阻塞赋值与非阻塞赋值
　　3.4.3 基于过程块的组合逻辑建模标准
　　任务10 基于三态门的双向端口设计
　　3.5 三态门的原理及其应用
　　3.5.1 三态门电路
　　3.5.2 三态门电路应用——多路选择器设计
　　任务11 七段LED数码管显示电路设计
　　3.6 LED数码管显示电路及其设计方法
　　3.6.1 LED数码管及其显示电路
　　3.6.2 动态LED数码管显示电路设计
　　知识梳理与总结
　　习题3
　　第4章 时序逻辑电路设计
　　教学导航
　　任务12 上升沿检测电路设计
　　4.1 时序逻辑电路基本概念
　　4.1.1 时序逻辑电路设计中的等效模型
　　4.1.2 触发器的建立时间和保持时间
　　4.1.3 时序分析基础
　　4.1.4 同步电路设计规则
　　任务13 带异步复位/同步置位端的D触发器设计
　　4.2 D触发器及其设计方法
　　任务14 计数器设计
　　4.3 计数器及其设计方法
　　4.3.1 计数器基本概念
　　4.3.2 计数器设计方法
　　任务15 分频器设计
　　4.4 分频器及其设计方法
　　4.4.1 2的整数次幂的分频器设计
　　4.4.2 偶数分频电路设计
　　4.4.3 占空比为1∶15的分频电路设计
　　4.4.4 奇数分频电路设计
　　任务16 流水灯设计
　　4.5 数据寄存器及其设计方法
　　4.5.1 数据寄存器设计
　　4.5.2 移位数据寄存器设计
　　任务17 采用状态机实现序列检测器设计
　　4.6 状态机及其设计方法
　　4.6.1 状态机的基本概念
　　4.6.2 状态机的几种描述方法
　　知识梳理与总结
　　习题4
　　第5章 数字系统的验证
　　教学导航
　　任务18 跑表的设计及验证
　　5.1 Modelsim仿真工具
　　5.1.1 Modelsim仿真工具简介
　　5.1.2 Modelsim仿真工具主要窗口简介
　　5.2 使用Modelsim进行功能仿真
　　5.2.1 Modelsim的运行方式
　　5.2.2 Modelsim仿真步骤
　　5.3 Testbench设计方法
　　5.3.1 Testbench基本结构
　　5.3.2 简单CPU接口激励产生方式
　　5.3.3 仿真结果分析
　　5.3.4 常用产生激励描述方式
　　5.4 常用的Verilog测试语句
　　知识梳理与总结
　　习题5
　　第6章 数字系统设计实践
　　任务19 简易数字钟设计
　　任务20 可编程多彩霓虹灯设计
　　任务21 多功能数字钟设计
　　任务22 交通灯控制器设计
　　任务23 多功能密码锁设计
　　任务24 自动售货机设计

　　    王静霞，女，副教授、高级技师、高级考评员，深圳职业技术学院电信学院骨干教师，长期担任单片机应用技术.微机原理、数字系统设计技术等课程的教学和科研工作。2001年在深圳市所罗门庆成集成电路有限公司完成“超声波汽车倒泊防撞报警器”项目的开发设计与研究工作2002年完成教育部课题《微型计算机原理及应用》新世纪网络课程项目的设计；2005年在美国博伊西州立大学电子系担任访问学者一年，参与美国FAA（联邦管理局）“Center Of Excel lence fOr Airl iner CabinEnvironment Reseach（ACER）”项目的研究；2006年主持完成校级“无线传感器网络应用研究”项目，并于2008年获得第10届中国国际高新技术成果交易会优秀产品奖和优秀项目推广奖。在国内外公开发表科研论文8篇。编写教材8本。在2001年荣获“全国优秀职教文章”三等奖，2002年荣获教育部“全国普通高校优秀教材”二等奖，2003学荣获深圳市优秀班主任奖，2002～2008年连续荣获校级教学优秀奖。

　　    《FPGA/CPLD应用技术（Verilog语言版）》按照最新的职业教育教学改革要求，结合国家示范院校建设课程改革成果，以及多年的校企合作经验进行编写。全书以工作任务为导向，系统地介绍了数字系统设计开发环境、可编程逻辑器件的结构和开发工具软件、Verilog HDL语言及其应用、组合逻辑电路设计、时序逻辑电路设计、数字系统的验证、数字系统设计实践等。
　　    全书共安排了24个工作任务，由工作任务入手，引入相关知识和理论，通过技能训练引出相关概念、设计技巧，体现做中学、学中练的教学思路与职业教育特色。
　　    《FPGA/CPLD应用技术（Verilog语言版）》配有电子教学课件、习题参考答案和Verilog HDL代码文件，详见前言。
　　    读者对象：《FPGA/CPLD应用技术（Verilog语言版）》内容精炼，易于教学，可作为高职高专院校电子信息类、计算机类、自动化类等专业课程教材，也可作为应用型本科、成人教育、函授学院、电视大学、中职学校相关课程的教材，以及电子工程技术人员的一本好参考书。